-
公开(公告)号：CN102903607A
公开(公告)日：2013-01-30
申请号：CN201110183217.7
申请日：2011-06-30
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/762 , H01L21/84
Abstract: 本发明提供了一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，包括如下步骤：提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。
-
公开(公告)号：CN102820209A
公开(公告)日：2012-12-12
申请号：CN201110151803.3
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/02
Abstract: 本发明公开了一种高K介质埋层的绝缘体上材料的制备方法，通过在沉积态的高K介质材料上沉积金属材料并结合退火工艺，使高K介质材料的微观结构由沉积态转变为单晶，从而使高K介质材料有了更好的取向，并通过选择性腐蚀的方法彻底去除不需要的金属材料，沉积半导体材料，最终可得到高质量的绝缘体上材料。采用本发明方法所形成的绝缘体上材料,由于具有高质量的超薄高K介质材料作为埋层,可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。
-
公开(公告)号：CN102064097B
公开(公告)日：2012-11-07
申请号：CN200910198914.2
申请日：2009-11-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/20 , H01L27/092 , H01L29/04
Abstract: 本发明涉及一种混晶材料的制备方法及用该材料制备的半导体器件。首先在绝缘体上硅(SOI，Silicon On Insulator)材料的顶层硅上进行第一次图形化刻蚀，将窗口区向下刻蚀到露出支撑衬底硅层；再对埋氧层进行选择性刻蚀，在顶层硅和支撑衬底硅层之间形成腔体，使得埋氧层形成柱状结构；通过化学气相沉积在材料表面依次沉积SiGe合金层和间隔层；进行第二次图形化刻蚀，将第一次图形化刻蚀形成的窗口区由外延形成的TEOS、间隔层和SiGe合金层刻蚀掉，露出支撑硅衬底层；从露出的支撑硅衬底的上表面开始外延Si、Ge或者SiGe合金层；然后对整个材料的上表面进行刻蚀或者化学机械抛光，去除上表面由于外延形成的间隔层，最终在材料的上表面形成混合晶体(或混合晶向)材料。
-
公开(公告)号：CN102130039A
公开(公告)日：2011-07-20
申请号：CN201010608061.8
申请日：2010-12-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H01L21/48
Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；采用两步热处理工艺热处理器件衬底；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。并且在热处理器件衬底的工艺中仅采用了两步热处理步骤，而将第三步高温热处理步骤与后续加固键合界面的步骤整合成一步，从而降低了工艺复杂度，节约了工艺成本并提高了工艺效率。
-
公开(公告)号：CN102130038A
公开(公告)日：2011-07-20
申请号：CN201010608050.X
申请日：2010-12-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/265 , H01L21/324
Abstract: 一种采用离子注入制备绝缘体上硅材料的方法，包括如下步骤：提供单晶硅衬底；将氧离子注入至单晶硅衬底中，以在单晶硅衬底中形成富氧层，以及覆盖在富氧层表面的器件层；对注入后的单晶硅衬底实施第一次退火；对注入后的单晶硅衬底实施第二次退火，第二次退火气氛中氧浓度大于第一次退火气氛中的氧浓度，以增厚绝缘埋层。本发明的优点在于，采用了两步不同退火工艺的方法，第一次退火过程用于绝缘埋层形成以及器件层再结晶修复晶格损伤，第二次退火过程提高了气氛中的氧气浓度，用于增厚已形成的绝缘埋层，提高埋层质量，采用两次氧气浓度不同的退火工艺能够有效地提升SIMOX材料埋氧层质量。
-
Patent Agency Ranking
公开(公告)号：CN101615590B
公开(公告)日：2011-07-20
申请号：CN200910055733.4
申请日：2009-07-31
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 一种采用选择腐蚀工艺制备绝缘体上硅材料的方法，包括如下步骤：提供掺杂的单晶硅衬底；在单晶硅衬底表面生长非掺杂的本征单晶硅层；在本征单晶硅层表面生长器件层；提供支撑衬底；生长绝缘层；将单晶硅衬底和支撑衬底键合；采用选择性腐蚀工艺除去掺杂的单晶硅衬底；去除本征单晶硅层。本发明的优点在于，采用了本征单晶硅层作为腐蚀的自停止层，并在后续工艺中通过热氧化等方法将其除去，因此本发明所提供的技术方案可以用于制备具有任意电阻率顶层硅的绝缘体上硅衬底。
-
公开(公告)号：CN101604705B
公开(公告)日：2011-07-20
申请号：CN200910053502.X
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 一种四周环绕栅极鳍栅晶体管器件，包括：衬底；于衬底表面依次设置的绝缘层与半导体层，所述绝缘层靠近半导体层的表面具有一凹陷，所述半导体层包括位于凹陷处上方的悬空部分；栅介质层，所述栅介质层环绕半导体层位于凹槽上方的悬空部分；控制栅，所述控制栅设置于绝缘层表面，且所述控制栅包括环绕所述栅介质层的部分；以及源极和漏极区域。本发明的优点在于，能够提高栅极对导电沟道的控制能力，提高晶体管的电学性能，并且具有高集成度、低成本等的优点。
-
公开(公告)号：CN101710576B
公开(公告)日：2011-03-16
申请号：CN200910200126.2
申请日：2009-12-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种通过氧离子注入退火制备绝缘体上锗材料的方法。该方法首先在硅衬底上外延SiGe合金层；然后在SiGe合金层上外延Si薄层；通过两次不同剂量的氧离子注入，使注入的氧离子集中在硅衬底的上部，于硅衬底与SiGe合金层交界处形成氧离子聚集区；先后在不同含氧气氛中进行第一、第二次退火，使氧离子聚集区氧化形成SiO2，顶层Si薄层也氧化为SiO2，再在纯氧气气氛中退火，进一步提高SiGe层中锗的含量，然后在纯氮气气氛中退火，使SiGe层中Ge的分布更均匀，最后用纯氧气和纯氮气交替进行退火，最终SiGe合金中的Si完全被氧化为SiO2，将顶层的SiO2腐蚀掉，就形成了绝缘体上锗材料。
-
公开(公告)号：CN101604657B
公开(公告)日：2011-02-09
申请号：CN200910053503.4
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/265 , H01L21/20 , H01L21/78
Abstract: 一种制备双埋层绝缘体上硅衬底的方法，包括如下步骤：提供单晶硅支撑衬底；将第一离子注入单晶硅支撑衬底中；退火，从而在单晶硅支撑衬底中形成第一绝缘层以及第一单晶硅层；提供第一键合衬底；在第一键合衬底表的表面形成第二单晶硅层；在第二单晶硅层表面形成第二绝缘层；以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面，进行键合操作；移除第一键合衬底。本发明的优点在于，采用注入工艺形成第一单晶硅层，从而能够避免边缘碎裂的问题，并且注入工艺可以减少机械抛光和键合的次数，从而提高了材料厚度的均匀性和晶向的对准精度。
-
公开(公告)号：CN101958271A
公开(公告)日：2011-01-26
申请号：CN201010223135.6
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/20
Abstract: 本发明涉及一种利用绝缘体上硅制备悬空应变硅薄膜的方法，其特征在于在SOI上面外延一层SiGe层，然后将SOI材料淘空，通过应力转移法，将SiGe的应力转移到SOI材料的顶层硅中，最终获得悬空的应变硅薄膜层。所获得悬空的应变硅薄膜层的厚度为10-50nm。由本发明提供的工艺只需简单的一步外延工艺和湿法刻蚀工艺实施，避免了大量穿透位错的产生，获得高质量的应变硅薄膜材料。
-
-
-
-
-
-
-
-
-
Search Results
504
records
(took 0.099 seconds)
