-
公开(公告)号：CN111403379B
公开(公告)日：2022-09-09
申请号：CN201910722077.2
申请日：2019-08-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明公开了一种基于SOI工艺的静电放电保护结构，包括SOI衬底以及位于SOI衬底上的ESD保护器件；ESD保护器件包括第一导电区域、第二导电区域和第三导电区域，第一导电区域、第二导电区域和第三导电区域位于同一平面上，第三导电区域分别与第一导电区域和第二导电区域接触；第一导电区域上形成有第一电极，第二导电区域上形成有第二电极，第三导电区域的上方设有用于硅化物阻挡层，硅化物阻挡层将第一电极与第二电极隔离。本发明通过硅化物阻挡层将第一电极与第二电极隔离开，在发生ESD冲击时，寄生三极管导通，泄放ESD电流，对被保护电路起到保护作用。本发明的静电放电保护结构使得ESD电流流向更深区域，能够有效地提升器件的静电放电保护能力。
-
公开(公告)号：CN111208319B
公开(公告)日：2022-03-22
申请号：CN202010058945.4
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明公开了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，本发明通过对小尺寸鳍式场效应晶体管芯片进行预处理，根据预处理后样品芯片的两个相邻切割面的表面电路布局图得到的减薄表面和两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对其位置进行定位标记，沉积切割保护层并根据其他定位标记在保护层上重新进行定位标记，并根据此标记进行切割处理，从而形成鳍式场效应晶体管针尖样品。相对于现有技术，本发明提出的制备方法能够对所需分析的结构进行精准定位，制得的针尖为器件垂直于硅基体表面部分，制样时间缩短且制备流程高效可靠。
-
公开(公告)号：CN113839630A
公开(公告)日：2021-12-24
申请号：CN202111067453.2
申请日：2021-09-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种可用于超低温的低压差分放大器，包括依次连接的参考电压调节电路、一级差分放大电路和二级CS放大电路，其中，一级差分放大电路包括第一晶体管、第二晶体管和第三晶体管，第一晶体管的栅极与参考电压调节电路的输出端相连，源极与第二晶体管的源极相连，漏极作为一级差分放大电路的输出端；第二晶体管的栅极与互补输入信号端相连，漏极作为一级差分放大电路的互补信号输出端；第三晶体管的栅极与偏置电压端相连，源极与工作电压端相连，漏极与第一晶体管的源极相连。本发明解决了超导电路和CMOS电路间信号幅值间的匹配问题。
-
公开(公告)号：CN111403470A
公开(公告)日：2020-07-10
申请号：CN201910743314.3
申请日：2019-08-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种基于SOI工艺的晶闸管器件及静电保护电路，涉及集成电路技术领域。本发明通过在阱区上形成自对准栅极，分别将第一P型导电区与第一N型导电区、第一N型导电区与第二N型导电区进行隔离，使得晶闸管器件内部形成寄生PNP管和寄生NPN管，当NPN管导通时，PNP管也随之导通，进而触发晶闸管，泄放ESD电流，对其他被保护电路起到保护作用。本发明的晶闸管器件的触发电压由第一N型导电区与P阱区形成的反向PN结的反向击穿电压决定，本发明的晶闸管器件的触发电压低于现有技术中的晶闸管的触发电压，因此本发明的基于SOI工艺的晶闸管器件能够提供更加有效的ESD保护性能。
-
公开(公告)号：CN111403381A
公开(公告)日：2020-07-10
申请号：CN201910773025.8
申请日：2019-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本申请实施例公开的一种静电保护结构及静电保护电路，包括衬底、电阻、二极管组件和第一阱区；二极管组件和第一阱区均设置于所述衬底上；第一阱区为低压阱区；第一阱区包括第一掺杂区、第一绝缘区、第二掺杂区、第二绝缘区和第三掺杂区；第一绝缘区用于隔离第一掺杂区与第二掺杂区，第二绝缘区用于隔离第二掺杂区与第三掺杂区；第一绝缘区与第二绝缘区跨接引出高压栅极端；第一掺杂区与第三掺杂区跨接引出源极端，源极端接地；第二掺杂区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地。基于本申请实施例，通过在栅极端串接电阻，与漏极端-栅极端间寄生的耦合电容形成电容耦合效应，提高静电保护结构的导通均匀性。
-
Patent Agency Ranking
公开(公告)号：CN111220819A
公开(公告)日：2020-06-02
申请号：CN202010058948.8
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明涉及材料样品制备技术领域，特别涉及一种聚焦离子束切割制样方法。该方法包括：在经过预处理的样品薄片的表面沉积保护层，得到第一试样；确定所述第一试样的切割中心的位置；其中，所述切割中心为目标结构的定位中心；对所述第一试样进行切割。本申请实施例所述的聚焦离子束切割制样方法，在样品薄片的表面沉积保护层，有利于在制样过程中保护目标结构的完整性，通过确定目标结构的定位中心为切割中心，确保最终得到的样品中包含目标结构，提高制样成功率。
-
公开(公告)号：CN118130518A
公开(公告)日：2024-06-04
申请号：CN202410160578.7
申请日：2024-02-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/2202 , G01N23/04 , G01N1/28
Abstract: 本发明涉及一种薄膜材料的平面TEM样品制备方法，本发明利用信息标记定位方法，实现界面精准定位，进而能够在原子级分辨率下，从薄膜平面方向有效地区分出单层薄区(≤5nm)和双层薄区，从大面积观测角度获取原子排列、元素分布、晶粒粒径等信息。同时，制样机时平均节约1小时以上，制样效率提升一倍，平面样品的制样成功率提升75％。
-
公开(公告)号：CN117969574A
公开(公告)日：2024-05-03
申请号：CN202410160579.1
申请日：2024-02-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/2202 , G01N23/04 , G01N1/28
Abstract: 本发明涉及一种二维材料的平面制样方法，本发明通过对机械手/样品/铜网三者进行一定的角度变换，就可以避免现有技术中需要更换样品底座或破真空手动垂直铜网两种方法来实现薄膜材料的平面制样，同时也可以按照正常步骤实现样品截面TEM的制备。
-
公开(公告)号：CN111403380B
公开(公告)日：2023-07-25
申请号：CN201910773021.X
申请日：2019-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本申请提供一种静电保护结构，包括：埋氧层、电阻和设置于埋氧层上的场效应晶体管和二极管组件，其中，场效应晶体管包括第一注入区、第一阱区、第二注入区、第二阱区和第三注入区，第一阱区与第二阱区均为低压阱区；第一阱区与第二阱区远离埋氧层的一面均设有绝缘层，第一阱区的绝缘层与第二阱区的绝缘层跨接引出栅极端，栅极端为高压栅极端；第一注入区与第三注入区跨接引出源极端，源极端接地；第二注入区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地，二极管组件与场效应晶体管连接。基于本申请实施例，通过在场效应晶体管的栅极串接电阻，与漏极‑栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管的导通均匀性。
-
公开(公告)号：CN111261515B
公开(公告)日：2022-11-29
申请号：CN202010061425.9
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/3213 , H01L21/66 , G01Q30/20
Abstract: 本发明涉及微纳尺度材料样品制备技术领域，特别涉及一种电子器件表面处理方法。所述电子器件包括衬底层和设在所述衬底层上的器件结构层，所述器件结构层内设有导通层和栅介质层，所述导通层和所述栅介质层内均设有金属材料层；所述处理方法包括：对所述器件结构层减薄，使所述金属材料层裸露在所述器件结构层表面，得到第一处理产物；对所述第一处理产物刻蚀，得到第二处理产物。本申请实施例所述的电子器件表面处理方法，通过对器件结构层减薄，使内部的金属材料层裸露出器件结构，然后再刻蚀除去金属材料层，为后续的三维原子探针技术表征分析提供保证，提高三维原子探针技术样品分析的成功率。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.039 seconds)
