-
公开(公告)号：CN103943144B
公开(公告)日：2017-07-11
申请号：CN201410182102.X
申请日：2014-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法，所述读电路包括：参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器。本发明根据相变存储单元的读出原理，通过对两个参考相变存储单元分别进行RESET及SET操作得到高低参考电阻，对高低参考阻值进行乘积平方根运算后得到读电路的参考阻值，使读电路能够适应不同的相变单元材料和不同的工艺条件，从而提高相变存储器的数据读出可靠性。
-
公开(公告)号：CN103269231B
公开(公告)日：2016-09-21
申请号：CN201310224101.2
申请日：2013-06-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M13/15
Abstract: 本发明提供一种BCH码检纠错方法、电路及容错存储器。根据本发明的方法，先基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算待检验BCH数据组的待比较校正子；随后，若所述待比较校正子不为0，则将所述待比较校正子与多个标准校正子进行比较，并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。与BCH码的原纠正能力相比，本发明能更大限度地利用了校验码，提高了纠错能力；且BCH码检纠错电路可由纯逻辑电路构成，不需要时钟，仅存在门延迟，适合应用于SPI接口之类对时序有特别要求的情况。
-
公开(公告)号：CN103794245B
公开(公告)日：2016-08-17
申请号：CN201410077445.X
申请日：2014-03-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SPI接口输出电路、相变存储器的读控制电路及方法，包括：将读出时间延长半个至若干个时钟周期，所述方法通过SPI接口输出电路的调整配合以实现。所述SPI接口输出电路包括：寄存数据的数据输入/输出寄存器、内部时钟的产生电路、通过内部时钟控制锁存数据的输出锁存器、用于屏蔽第一个数据的第一数据锁存屏蔽电路以及用于输出数据的输出三态门。本发明提供一种基于SPI接口的相变存储器的读控制电路及方法，给予读出电路合适的使能控制信号，延长半个至若干个时钟周期的读取时间，使SPI接口电路运行在较高的频率时能够提供足够的读出时间，从而提高基于SPI接口的相变存储器的数据传输速率。
-
公开(公告)号：CN102866896B
公开(公告)日：2015-08-26
申请号：CN201110186989.6
申请日：2011-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F9/445
Abstract: 本发明提供一种基于单存储器的嵌入式设备的启动系统，其至少包括：中央处理器，系统总线，外围总线设备，以及一单类型存储器，其中，所述单类型存储器通过所述系统总线与所述中央处理器连接，所述单类型存储器划分有启动程序存储区、内核存储区、文件系统存储区、以及系统RAM区，以使所述嵌入式设备在常规和XIP的两种启动模式下执行启动作业，进而可实现存储空间的共享，根据需求可以调整各个存储区的大小，便于实现软件升级及嵌入式设备的高效运行；同时可简化CPU接口，节约I/O引脚数量，在一些应用中甚至可以使用不带DRAM控制器的CPU以达到节约成本的目的。
-
公开(公告)号：CN102820056B
公开(公告)日：2015-05-20
申请号：CN201110151742.0
申请日：2011-06-07
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C13/004 , G11C13/0004 , G11C13/0026 , G11C2013/0054
Abstract: 一种相变存储器的数据读出电路，涉及一个或多个相变存储单元，每一个相变存储单元通过位线和字线与控制电路连接；所述数据读出电路包括：钳位电压产生电路，用于产生钳位电压；预充电电路，在钳位电压的控制下对位线进行快速充电；钳位电流产生电路，在钳位电压的控制下产生使位线维持在钳位平衡态时的钳位电流；钳位电流运算电路，将钳位电流进行求差和倍乘运算，增大高阻态时钳位电流和低阻态时钳位电流的差值；比较放大电路，将经过运算处理后的钳位电流与参考电流比较，输出读出结果。相比于现有技术，本发明的相变存储器的数据读出电路能有效地提高数据的读出速度、减小高低阻间的误读窗口、减小数据读出时的串扰、提高读出数据的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN103246610A
公开(公告)日：2013-08-14
申请号：CN201210032785.1
申请日：2012-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于单类型存储器的嵌入式系统的动态存储管理方法，该嵌入式系统包括预存有内核及文件系统启动加载信息和引导程序的启动程序存储区及建置有内核及文件系统的系统RAM区，该方法是在引导程序启动后，基于启动信息加载内核与文件系统；然后在系统RAM区标记出已用内存区及可用内存区；最后系统接收到更新或搬移指令时，申请系统RAM区中是否有连续可用的内存块，若是，则写入内核或文件系统的更新或搬移数据，若否，则整理该可用内存区中的碎片并将各该碎片合并成连续可用的内存块，以将内核或文件系统的更新或搬移数据写入该内存块，本发明模糊了内存与外存的界限，统一了存储架构，把外存管理纳入了内存管理之中，解决了不便管理等问题。
-
公开(公告)号：CN101833992B
公开(公告)日：2013-03-13
申请号：CN201010170493.5
申请日：2010-05-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明的具有冗余存储单元的相变随机存储器系统至少包括：主相变存储阵列、副相变存储阵列、替换信息存储单元、主副存储阵列切换单元、主译码器、副译码器、及读写单元，当主相变存储阵列中的部分存储单元失效时，副相变存储阵列以可选择的方式替换主相变存储阵列中失效的存储单元，而由主副存储阵列切换单元依据替换信息存储单元所存储的信息决定替换的策略，并通过控制主译码器及副译码器实行替换。替换信息存储单元所存储的信息可以由外部输入，由于其采用了相变材料或者金属丝，如此可使写入替换信息极为方便，无需如现有技术要采用大电流或紫外线方式，因此可有效降低成本。
-
公开(公告)号：CN102945847A
公开(公告)日：2013-02-27
申请号：CN201210500666.4
申请日：2012-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种具有对芯片内部低噪声干扰的静电放电防护电路。该静电放电防护电路设置在芯片中，该芯片还包括：主电路及连接所述主电路的第一电源端及第一接地端；所述静电放电防护电路至少包括：连接所述主电路的静电放电防护电路单元；连接所述静电放电防护电路单元的第二电源端及第二接地端；以及多条邦定线，分别将所述第一电源端连接至第一电源引脚、第一接地端连接至第一接地引脚、所述第二电源端连接至第二电源引脚、第二接地端连接至第二接地引脚。本发明的优点包括：能有效降低主电路所受到的噪声干扰。
-
公开(公告)号：CN102890962A
公开(公告)日：2013-01-23
申请号：CN201110203009.9
申请日：2011-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明涉及一种相变存储器多级存储系统该系统包括由若干个相变存储单元（511、512）构成的相变存储阵列（510）、与所述相变存储阵列相连的行译码器（520）、列译码器（530）、写驱动电路（730）以及读出功能电路（720）；所述行列译码器（520、530）用于选中所述相变存储单元；接着通过控制信号（770）控制写驱动电路（750）通过控制信号（770）在所属相变存储单元上写入相应的数据；所述读出功能电路（720）通过控制信号（770）在经过判别步骤后将读出结果输到I/O口（760）中。本发明的优点在于解决了相变储存器的多级存储中的不稳定性，符合相变存储器对高密度和可靠性的要求。
-
公开(公告)号：CN102866934A
公开(公告)日：2013-01-09
申请号：CN201110186986.2
申请日：2011-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明提供一种基于非易失随机存储器的嵌入式设备的休眠及唤醒系统，应用于嵌入式设备的操作系统中，其至少包括：一中央处理器及一具有CPU状态备份区和用以存储内存动态信息的系统RAM区的非易失随机存储器，该中央处理器接收到休眠信号时，挂起内存中相关进程及性能管理模块中注册的设备，保存CPU寄存器信息并备份至CPU状态备份区；在接收唤醒信号时，将CPU状态备份区保存的CPU寄存器信息装载至中央处理器，并基于系统RAM区的内存动态数据唤醒休眠的设备及进程，因采用非易失存储器，系统在休眠与唤醒时系统RAM区的动态内存数据无需另行备份及装载，进而降低了系统休眠及唤醒时的工作量和功耗，同时提高了系统的运行速度。
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.045 seconds)
