-
公开(公告)号：CN103021818B
公开(公告)日：2016-04-20
申请号：CN201210593568.X
申请日：2012-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种微结构保角性转移方法，至少包括以下步骤：提供一自下而上依次为底层硅、埋氧层及顶层X纳米薄膜的XOI衬底，在所述顶层X纳米薄膜上涂覆哑铃状的光刻胶作为掩膜，进行刻蚀得到哑铃状的微结构；然后利用氢氟酸溶液或者BOE溶液将所述埋氧层进行腐蚀，直至所述微结构中间图形微米带部分完全悬空，且所述两端区域以下仍有部分未被完全腐蚀掉的埋氧层，形成固定结，最后提供一基板与所述微结构相接触，并迅速提起基板以将所述微结构转移到所述基板上。本发明的微结构保角性转移方法利用简易的端点固定图形化设计，对微结构纳米薄膜进行固定，实现完全保角性转移，大大的降低了保角性转移工艺的复杂度，降低了工艺成本。
-
公开(公告)号：CN103219275B
公开(公告)日：2016-03-23
申请号：CN201210017889.5
申请日：2012-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/36 , H01L21/265 , H01L21/324
Abstract: 本发明提供一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法。根据本发明的方法，先在衬底的单晶表面进行离子注入后，再形成包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构的多层材料层；随后，在已形成多层材料层的结构表面低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象；最后再采用智能剥离技术将已发生弛豫现象的结构中的至少部分层转移到含氧衬底的含氧层表面，以形成SGOI或sSOI结构；由此可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。
-
公开(公告)号：CN103165420B
公开(公告)日：2015-11-18
申请号：CN201110418827.0
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/205
Abstract: 本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，并使所述Si1-xGex层弛豫以形成弛豫Si1-xGex层；其次在所述弛豫Si1-xGex层上外延包括Si层和Si1-yGey层的双层薄膜；而后多次重复外延所述双层薄膜，在所述弛豫Si1-xGex层上制备出超晶格；接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；最后在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。
-
公开(公告)号：CN104752309A
公开(公告)日：2015-07-01
申请号：CN201310732418.7
申请日：2013-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/76254 , H01L21/76259
Abstract: 本发明提供一种剥离位置精确可控的绝缘体上材料的制备方法，包括以下步骤：S1：提供一Si衬底，在其表面外延生长一掺杂单晶层；所述掺杂单晶层厚度大于15nm；S2：在所述掺杂单晶层表面外延生长一单晶薄膜；S3：在所述单晶薄膜表面形成一SiO2层；S4：进行离子注入，使离子峰值分布在所述SiO2层以下预设范围内；S5：提供一表面具有绝缘层的基板与所述单晶薄膜表面的SiO2层键合形成键合片，并进行退火以使所述键合片在预设位置剥离，得到绝缘体上材料。本发明利用较厚掺杂单晶层对注入离子的吸附作用，并控制注入深度，使剥离界面为所述掺杂单晶层的上表面、下表面或其中离子分布峰值处，从而达到精确控制剥离位置的目的。
-
公开(公告)号：CN102468123B
公开(公告)日：2015-05-13
申请号：CN201010532635.8
申请日：2010-11-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/28 , H01L21/283
Abstract: 本发明公开了一种利用NiAl合金外延生长NiSiGe材料的方法，该方法包括在SiGe层表面淀积一层NiAl合金薄膜，然后进行退火工艺，使NiAl合金薄膜的Ni原子与SiGe层的SiGe材料进行反应，生成NiSiGe材料。因为Al原子的阻挡作用，NiSiGe层具有单晶结构，和SiGe衬底的界面很平整，可以达到0.3nm，可以大幅度提高界面的性质。
-
Patent Agency Ranking
公开(公告)号：CN104152991A
公开(公告)日：2014-11-19
申请号：CN201410441163.3
申请日：2014-09-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有特定形状且排列整齐的石墨烯单晶畴的制备方法，所述制备方法为以（110）晶面的半导体材料为催化基底，采用化学气相沉积法，通过气态或固态碳源于所述催化基底表面形成具有特定形状且排列整齐的石墨烯单晶畴。本发明通过调节惰性气体、碳源和氢气的浓度比例、生长温度以及生长时间等可以控制单晶石墨烯的尺寸、密度、形状，并且可以直接获得排列整齐的石墨烯单晶畴。本发明获得的石墨烯单晶畴，具有高质量、低缺陷，并且规则排列等优点。
-
公开(公告)号：CN102683178B
公开(公告)日：2014-11-12
申请号：CN201210175117.4
申请日：2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上半导体及其制备方法，先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。
-
公开(公告)号：CN102383192B
公开(公告)日：2014-06-18
申请号：CN201110215672.0
申请日：2011-07-29
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种锗衬底的生长方法，包括如下步骤：提供支撑衬底，所述支撑衬底为晶体材料；在支撑衬底表面采用第一温度外延生长第一锗晶体层；在第一锗晶体层表面采用第二温度外延生长第二锗晶体层，所述第一温度低于第二温度。本发明的优点在于提出了一种低高温锗外延结合的生长工艺，首先低温生长一层锗层，锗外延生长速度低，具有二维生长特性且完全弛豫，这层薄的低温锗层具有较多的缺陷，易于应力驰豫以及位错湮灭，随后，再高温生长一层锗外延层，该层生长速度快，能够得到具有高晶体质量且完全驰豫的单晶锗层。
-
公开(公告)号：CN102820253B
公开(公告)日：2014-04-16
申请号：CN201110151806.7
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/8238
CPC classification number: H01L21/76251 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/1203
Abstract: 本发明公开了一种基于SOI衬底的高迁移率双沟道材料的制备方法，基于传统的SOI（silicon-on-insulator）衬底，外延压应变的SiGe材料，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用做NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
-
公开(公告)号：CN103165420A
公开(公告)日：2013-06-19
申请号：CN201110418827.0
申请日：2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/205
Abstract: 本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法首先在Si衬底上外延一Ge组分为x的Si1-xGex层，并使所述Si1-xGex层弛豫以形成弛豫Si1-xGex层；其次在所述弛豫Si1-xGex层上外延包括Si层和Si1-yGey层的双层薄膜；而后多次重复外延所述双层薄膜，在所述弛豫Si1-xGex层上制备出超晶格；接着在所述超晶格上外延一Ge组分为z的Si1-zGez层并使所述Si1-zGez层弛豫以形成弛豫Si1-zGez层，由所述弛豫Si1-xGex层、超晶格和弛豫Si1-zGez层构成虚衬底；最后在所述弛豫Si1-zGez层上外延一Si层，以完成应变Si的制备。本发明通过降低制备应变Si所需的虚衬底厚度，大大节省了外延所需要的时间，不仅降低了外延所需要的成本，而且减少了由于长时间不间断进行外延而对外延设备造成的损伤。
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.042 seconds)
