-
公开(公告)号：CN1241827C
公开(公告)日：2006-02-15
申请号：CN03141997.6
申请日：2003-08-01
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L2224/48 , H01L2924/00012
Abstract: 本发明涉及一种微机电芯片的密封腔体的制作方法。其特征在于在已涂覆有密封介质的下层基板上放置熔点低于或等于密封介质实现和上下基板粘接温度的支撑体，支撑体高度稍高于密封介质，再用普通的对位设备将上层基板物对准搁置在下层基板上面，然后将此结构移入真空烘箱中抽真空，真空度满足要求后加温。加温过程中，支撑体首先熔化，从而使上层基板下落至和下层基板上的密封介质接触并在随后的处理过程中和上下基板粘接从而形成密封腔体。上层基板和下层基板可以是盖板也可以是芯片，芯片在盖板上方或在盖板下方。本发明可使用常用的对位和真空烘箱设备完成微机电芯片的真空封装且形成密封的真空腔体。
-
公开(公告)号：CN1486922A
公开(公告)日：2004-04-07
申请号：CN03141997.6
申请日：2003-08-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: B81C5/00
CPC classification number: H01L2224/48 , H01L2924/00012
Abstract: 本发明涉及一种微机电芯片的密封腔体的制作方法。其特征在于在已涂覆有密封介质的下层基板上放置熔点低于或等于密封介质实现和上下基板粘接温度的支撑体，支撑体高度稍高于密封介质，再用普通的对位设备将上层基板物对准搁置在下层基板上面，然后将此结构移入真空烘箱中抽真空，真空度满足要求后加温。加温过程中，支撑体首先熔化，从而使上层基板下落至和下层基板上的密封介质接触并在随后的处理过程中和上下基板粘接从而形成密封腔体。上层基板和下层基板可以是盖板也可以是芯片，芯片在盖板上方或在盖板下方。本发明可使用常用的对位和真空烘箱设备完成微机电芯片的真空封装且形成密封的真空腔体。
-
公开(公告)号：CN109037149B
公开(公告)日：2021-05-11
申请号：CN201811019338.6
申请日：2018-09-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L23/48
Abstract: 本发明提供一种无缺陷穿硅通孔结构的制备方法，包括如下步骤：1）提供第一晶圆，于第一晶圆内形成穿硅通孔；2）于第一晶圆的第一表面上形成第一金属层；3）提供第二晶圆，于第二晶圆的一表面形成第二金属层；4）将第一晶圆与第二晶圆贴置在一起；5）将第二晶圆旋转，以裸露出部分第一金属层；6）将第二晶圆与第一晶圆键合在一起；7）将裸露的第一金属层经由导电介质与电镀夹具相连接，并将电镀夹具置于电镀液中；8）电镀以在穿硅通孔内形成至少填满穿硅通孔的电镀金属层；9）去除导电介质及第二晶圆。本发明可以使得金属能够逐渐自底向上生长，直至完全填满整个穿硅通孔，可以得到无缺陷的穿硅通孔结构。
-
公开(公告)号：CN105679734B
公开(公告)日：2018-05-25
申请号：CN201610127706.3
申请日：2016-03-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L23/492 , H01L21/48
Abstract: 本发明提供一种集成无源元件转接板及其制备方法，包括：1）提供硅基板；2）在硅基板的第一表面形成若干个第一盲孔及第二盲孔，第一盲孔的深度小于第二盲孔的深度；3）在硅基板的第一表面、第一盲孔表面及第二盲孔表面形成绝缘保护层；4）在第一盲孔及第二盲孔内填充金属，分别形成电感线圈及电互连结构；5）在硅基板的第一表面形成电容；6）在硅基板的第一表面形成第一重新布线层；7）将硅基板的第二表面进行减薄，直至裸露出电互连结构；8）在裸露的电互连结构表面及硅基板的第二表面形成第二重新布线层。本发明的制备方法简化了制备工艺，降低了生产成本；电感线圈嵌入在集成无源元件转接板内部，使得集成无源元件转接板更加小型化。
-
公开(公告)号：CN103199054B
公开(公告)日：2017-09-26
申请号：CN201210006254.5
申请日：2012-01-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L21/306
Abstract: 本发明涉及一种制作穿硅通孔(Through Silicon Via，TSV)时采用的二次湿法腐蚀晶圆的分离工艺，其特点在于首先将裸支撑晶圆进行第一次KOH湿法腐蚀到一定厚度后，通过溅射TiW和Au层，与TSV晶圆进行Au‑Au键合。待TSV晶圆完成TSV电镀填充后，对裸支撑晶圆进行第二次KOH湿法腐蚀去除，最后放入Au腐蚀液去掉键合介质，获得完整的TSV晶圆。该方法操作简便，成本低，具有较高的可靠性和实用性。
-
Patent Agency Ranking
公开(公告)号：CN104409442A
公开(公告)日：2015-03-11
申请号：CN201410708808.5
申请日：2014-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L23/522 , H01L21/768
Abstract: 本发明提供一种深槽结构电容及其制造方法，所述制造方法包括步骤：1）提供一衬底，于所述衬底中刻蚀出深槽结构；2）于所述深槽结构内表面及衬底表面形成第一金属层，作为电容的下电极；3）于所述第一金属层表面形成介质层；4）于所述介质层表面形成金属粘附层及种子层，并于所述深槽结构中填充第二金属层，作为电容的上电极；5）依次图形化所述第二金属层、种子层、金属粘附层及介质层，完成电容的上电极及下电极的制备。本发明相比于传统方法制作的电容具有更小的寄生电阻和寄生电感，有效地提高了去耦电容的电性能，拓宽了电容去耦的频段。
-
公开(公告)号：CN103203925B
公开(公告)日：2015-03-11
申请号：CN201210013248.2
申请日：2012-01-17
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G03F7/027 , H01L21/311 , H01L23/3171 , H01L23/49894 , H01L23/5329 , H01L23/562 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种提升光敏BCB薄膜可靠性的方法，该方法首先提供一衬底，在所述衬底表面涂覆一层粘附剂；而后在所述粘附剂的表面涂覆光敏BCB，并光刻所述光敏BCB直至暴露出衬底，按前述相同手段并根据所需层数制备出至少一层的多个光敏BCB单元，形成作为介质层的BCB薄膜。本发明一方面减少升温降温过程中出现的热应力，降低了热应力对整片衬底的翘曲影响，同时由于光敏BCB单元间的热应力减少，从而单个光敏BCB单元产生的裂纹或其它可靠性问题不会蔓延到所有光敏BCB单元；另一方面，光刻形成的无BCB覆盖的槽，可作为划片道使用，以减少在划片时出现的BCB脱落的情况，即在不增加成本的前提下，有效地提升了可靠性。
-
公开(公告)号：CN104078431A
公开(公告)日：2014-10-01
申请号：CN201410300624.5
申请日：2014-06-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L23/31 , H01L23/538 , H01L21/768 , H01L21/56
CPC classification number: H01L2224/16225 , H01L2224/73204 , H01L2224/92125
Abstract: 本发明涉及一种双层底充胶填充的铜凸点封装互连结构及方法，其特征在于结构上由双层底充胶填充，第一层在芯片端，在圆片上采用旋涂工艺制作；第二层在基板端，在倒装焊完成以后通过毛细效应进行填充；第一层底充胶的玻璃化温度和杨氏模量较低第二层底充胶的玻璃化温度和杨氏模量；(2)芯片与基板的连接是由铜凸点和含锡焊料凸点两部分构成，实现高密度连接；(3)铜凸点分两次制作，以保证第一层底充胶的完全填充和确保凸点与含锡焊料的足够接触。提供的整个工艺过程与现有IC工艺兼容，有较高的垂直互连密度、较好的电气连接特性、较高的机械稳定性。通过加速热循环等测试可以得出，具有此种封装结构的芯片，寿命得到了较大提高。
-
公开(公告)号：CN103887601A
公开(公告)日：2014-06-25
申请号：CN201210559635.6
申请日：2012-12-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种折叠槽天线结构及其制作方法，通过在硅衬底上涂覆具有流动性的低介电常数的有机介电材料并固化作为天线的介质基板，在该基板上制作折叠槽天线图形，并在天线图形下方对应的区域刻蚀所述硅衬底形成介质空腔。介质空腔的刻蚀方法为：在制作天线图形前，先用低成本的湿法KOH刻蚀，做完天线后采用DRIE干法刻蚀剩下的硅薄膜。本发明的折叠槽天线克服了硅基集成天线介质基板较薄的缺点，显著增加了天线的带宽并提高了天线的性能，可以使天线带宽增加到15%以上。本发明的制作流程与埋置型芯片封装兼容，所制作出来的天线可以和芯片一起封装，减小了信号线的传输距离，从而减小了损耗。同时，天线与芯片集成在一起，提高了可靠性，减小了体积，符合现代集成电路封装的趋势。
-
公开(公告)号：CN102509718B
公开(公告)日：2014-02-12
申请号：CN201110419761.7
申请日：2011-12-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , B81C1/00
Abstract: 本发明涉及一种GaAs CCD图像传感器圆片级芯片尺寸封装结构工艺，其特征在于①首先通过树脂粘接剂进行玻璃晶圆和砷化镓晶圆键合，保护芯片有源面并提高芯片晶圆强度；②然后通过湿法腐蚀或者物理方法制作梯形槽结构，使芯片互连区衬底厚度减薄；③接着通过干法刻蚀技术制作垂直互连通孔，使芯片有源面焊盘暴露出来；④再溅射种子层金属并电镀，制作孔金属化和RDL层，从而实现芯片有源面到芯片背面的电路互连；⑤然后制作钝化层、UBM层和凸点；⑥最后划片形成独立封装芯片。背面梯形槽结构只在有焊盘区域进行减薄，有效地降低了成本，而且垂直通孔互连能提高封装互连密度，缩短信号传输路径。
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.058 seconds)
