-
公开(公告)号：CN102592974A
公开(公告)日：2012-07-18
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
公开(公告)号：CN102569070A
公开(公告)日：2012-07-11
申请号：CN201210075130.2
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334
Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。
-
公开(公告)号：CN101950757A
公开(公告)日：2011-01-19
申请号：CN201010225685.1
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种基于SOI衬底生长的可进行高温处理的高介电常数材料栅结构及其制备方法。该栅结构的制备与现有CMOS工艺中高温处理步骤相兼容。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的氮化铝(AlN)，这层AlN将有效隔离高介电常数层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在AlN上沉积一层含铝的高介电常数复合薄膜，该含铝的高介电常数复合薄膜可在较高退火温度下仍保持非晶特性。最后在复合薄膜上再沉积一层用来阻挡电极杂质向高介电常数材料扩散的超薄Al2O3膜层，并溅射生长金属电极。
-
公开(公告)号：CN101916780A
公开(公告)日：2010-12-15
申请号：CN201010234287.6
申请日：2010-07-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7824 , H01L29/0634
Abstract: 本发明公开了一种具有多层超结结构的LDMOS器件，该器件的有源区包括：栅区、位于栅区两侧的源区和漏区、位于栅区之下的体区、位于体区与漏区之间的多层超结结构；所述多层超结结构包括由下至上依次排列的至少两层超结结构，每层超结结构由横向交替排列的n型柱区和p型柱区组成，优选地，上下层超结结构的n型柱区和p型柱区交错排列。该器件的多层超结结构能够进一步提高p/n型柱区间的接触面积，同时该结构的制作方法不会带来显著的副作用，这样能够保证器件的抗击穿能力比传统的超结LDMOS更高，并且该多层超结结构还具有很好的扩展性。
-
公开(公告)号：CN102592974B
公开(公告)日：2014-07-02
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
Patent Agency Ranking
公开(公告)号：CN102593007A
公开(公告)日：2012-07-18
申请号：CN201210076796.X
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多P岛N沟道超结器件及其制备方法，所述的内嵌多P岛N沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的N型漂移区，位于所述N型漂移区一侧的P型体区，以及位于所述N型漂移区另一侧上的N型漏区，其中，所述N型漂移区中形成有多个互相间隔且平行排列的岛状P区，且各该岛状P区由N型源区朝N型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状P区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN101924030B
公开(公告)日：2012-06-27
申请号：CN201010231639.2
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/283
Abstract: 本发明公开了一种改善高阻SOI衬底上高介电常数栅介质性能的方法，该方法包括以下步骤：步骤一，将高阻SOI衬底进行预处理，然后装入薄膜沉积腔内；步骤二，在高阻SOI衬底的上表面原位生长厚度不大于1nm的Al2O3薄膜；步骤三，在所述Al2O3薄膜上原位生长厚度不大于30nm的HfO2薄膜；步骤四，在所述HfO2薄膜上原位沉积吸氧金属盖帽层；步骤五，退火处理。本发明抑制了界面层生长，有利于高k栅介质等效栅氧厚度的减薄，提高了高k栅介质的结晶温度，减少了界面层厚度和界面态密度，改善了高阻SOI上高k栅介质的电学性能。
-
公开(公告)号：CN102254821A
公开(公告)日：2011-11-23
申请号：CN201110192523.7
申请日：2011-07-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334 , H01L29/94
Abstract: 本发明提供一种基于SOI材料的MOS电容器及其制作方法，该方法是提供一具有顶层、隐埋氧化层、衬底层的SOI基板，在该顶层上光刻出多个硅岛，在去除硅岛表面的光刻胶及自然氧化层后，在该顶层上生长高k栅介质层，刻蚀该高k栅介质层以形成多个分别堆叠于各该硅岛上的高k栅介质岛，然后在该硅岛及高k栅介质岛上沉积电极薄膜层；最后刻蚀该电极薄膜层，以形成多个上电极及下电极，且使上电极分别堆叠于各该高k栅介质岛上、下电极形成于硅岛的表面上，以便在SOI材料上验证高k栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。
-
公开(公告)号：CN102130176A
公开(公告)日：2011-07-20
申请号：CN201010619509.6
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件，该器件包括SOI衬底和位于所述SOI衬底之上的有源区；所述有源区包括：栅区、分别位于所述栅区两侧的源区和漏区、位于所述栅区之下的体区、位于所述体区与所述漏区之间的漂移区；所述漂移区包括横向超结结构和位于所述横向超结结构上方的缓冲层。本发明将缓冲层设于漂移区上方，可以缓解衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高器件的击穿电压，并且使制作缓冲层时的掺杂深度大幅变浅，不仅降低了杂质的注入能量，而且更容易实现漂移区杂质的均匀分布，工艺难度大大降低。
-
公开(公告)号：CN102130013A
公开(公告)日：2011-07-20
申请号：CN201010619508.1
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L21/762
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件制作方法，该方法首先对SOI衬底的顶层硅进行N型离子注入，使整个漂移区下方成为N型区域；然后对所述漂移区进行浅掺杂N型离子注入，在漂移区的表层形成浅掺杂N型缓冲层；之后通过版图对所形成的N型区域进行P型离子注入，在所述N型区域中形成等间隔的多个横向P型柱区，将所述N型区域划分为多个横向N型柱区，交替排列的P型柱区和N型柱区组成横向超结结构。本发明将缓冲层设于漂移区上方，可以抑制衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高了器件的击穿电压，并且通过巧妙地调整N/P离子注入的步骤，设计版图和离子注入浓度等，进一步简化了工艺，降低了生产成本。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.052 seconds)
