公开(公告)号：CN117615583A

公开(公告)日：2024-02-27

申请号：CN202311388598.1

申请日：2023-10-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  王晨 ,  狄增峰 ,  姜海涛 ,  田子傲

IPC: H10K10/46 ,  H10K71/00 ,  H10K85/20

Abstract: 本发明涉及一种石墨烯场效应管及其制备方法，本发明可以避免在器件制作过程中因多次使用有机胶而对石墨烯沟道引入的污染，避免导电沟道因杂质散射对器件直流和射频性能的降级。

公开(公告)号：CN116143111A

公开(公告)日：2023-05-23

申请号：CN202310072241.6

申请日：2023-01-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  狄增峰 ,  张苗 ,  薛忠营 ,  田子傲

IPC: C01B32/194

Abstract: 本发明涉及一种石墨烯转移方法，包括：石墨烯生长、应力层沉积、临时键合胶成膜、衬底贴附、剥离、与目标衬底范德华键合、解键合、清洗、应力层刻蚀。本发明可以获得无掺杂、金属痕迹残留、无破损、无褶皱、原子级平坦的石墨烯，可用于规模化生产、半导体兼容的石墨烯，具有良好的市场应用前景。

公开(公告)号：CN102683178B

公开(公告)日：2014-11-12

申请号：CN201210175117.4

申请日：2012-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  薛忠营 ,  狄增峰 ,  张苗 ,  郭庆磊 ,  戴家赟

IPC: H01L21/02 ,  H01L29/06

Abstract: 本发明提供一种绝缘体上半导体及其制备方法，先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。

公开(公告)号：CN102662212B

公开(公告)日：2013-09-25

申请号：CN201210174635.4

申请日：2012-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  武爱民 ,  张苗 ,  狄增峰 ,  魏星 ,  陈龙

IPC: G02B6/138 ,  G02B6/13 ,  G02B6/122

Abstract: 本发明提供一种光子晶体及其制备方法，首先提供包括铝基底和具有周期排列的多个孔道的氧化铝层的AAO模板，于各该孔道内填充光刻胶，并使所述光刻胶覆盖所述氧化铝层，然后去除所述铝基底，并去除各该孔道的底部以使所述孔道形成通孔，然后键合一半导体衬底及所述氧化铝层，去除光刻胶，接着于所述通孔内形成第一半导体柱并于所述氧化铝层表面形成第一半导体层，接着按上述步骤于所述第一半导体层上形成氧化铝层、第二半导体柱及第二半导体层，最后去除所述氧化铝层以完成制备。本发明利用AAO模板实现了光子晶体的制备，工艺简单，成本低、重复性好、且与半导体工艺兼容，采用本方法可制备出二维或三维纳米级的光子晶体，适用于工业生产。

公开(公告)号：CN102664166A

公开(公告)日：2012-09-12

申请号：CN201210175119.3

申请日：2012-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  狄增峰 ,  卞建涛 ,  薛忠营 ,  魏星 ,  张苗 ,  王曦

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供一种CMOS器件及其制作方法，于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽，于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层，然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面，最后在所述Ge层上制作PMOS器件，在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底，工艺简单，有利于降低成本；在该衬底上制备CMOS器件，具有较高的工作速度，有利于提高器件的性能。