-
公开(公告)号：CN108269843A
公开(公告)日：2018-07-10
申请号：CN201810038234.3
申请日：2018-01-15
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 一种带有沟槽的横向绝缘栅双极型晶体管及其制备方法，在P型衬底上设有埋氧，在埋氧上设有N型SOI层和隔离沟槽，N型SOI层上设有N型缓冲区和P型体区，在N型缓冲区内设有P型集电极区，其上连接有集电极金属，在P型体区内设有N型发射极区，其右侧设有P型发射区，在发射极区上连接有发射极金属，在N型SOI层的上方设有场氧层，在N型SOI层内具有位于场氧化层下方的沟槽，沟槽内填充有多晶硅且沟槽下方不与氧化层相连，沟槽长度为1微米～100微米，沟槽数目为2～10个。所述带有沟槽的横向绝缘栅双极型晶体管的制备方法，其特征在于，位于绝缘层上硅层内且位于场氧化层下方的沟槽形成步骤依次为反应离子刻蚀，氧化层填充，多晶硅填充。
-
公开(公告)号：CN107679469A
公开(公告)日：2018-02-09
申请号：CN201710863757.7
申请日：2017-09-22
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
CPC classification number: G06K9/6256 , G06K9/00228 , G06K9/3208
Abstract: 本发明公开了一种基于深度学习的非极大值抑制方法，针对深度学习目标检测算法预测窗口的特点，定义了一种新的置信度指数。提出了改进的窗口筛选准则和依据置信度指数对窗口参数进行加权平均的方法。相比于传统方法有着更高的定位精度，更高的召回率以及更佳的鲁棒性。本方法首先找到每个目标对应的置信度最高的窗口为主窗口，然后在每个窗口附近找到置信度大于阈值且与主窗口的交叠率大于阈值的一批窗口作为子窗口。根据子窗口的位置参数和置信度调整主窗口的位置参数，得到新的窗口。多种情况下的实验表明，在相同的目标检测算法下，本方法得到的窗口更接近于真实窗口。
-
公开(公告)号：CN107608234A
公开(公告)日：2018-01-19
申请号：CN201710854352.7
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05B17/02
Abstract: 本发明公开了一种可重构系统的动态精度仿真控制器及方法，包括可重构系统、动态精度控制器、可重构配置接口、配置总线、流水总线、可重构系统输入输出端口；所述可重构系统以模块为单位，其输入端接配置总线，输出端接流水总线；所述可重构配置接口用于实现对可重构系统的配置信息切换与动态精度控制器的使能与配置信息切换；所述动态精度控制器用于实现可重构系统的模块精度可变；所述配置总线和流水总线用于实现可重构系统与外部配置信息的传递；所述可重构输入输出端口用于实现可重构系统的数据输入与可重构运算数据的输出。本发明达到了可重构系统内部动态精度可控的目的，提高了可重系统仿真的灵活性，加快了可重构系统的设计开发与验证流程。
-
公开(公告)号：CN107392309A
公开(公告)日：2017-11-24
申请号：CN201710810528.9
申请日：2017-09-11
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
Abstract: 本发明公开了一种基于FPGA的通用定点数神经网络卷积加速器硬件结构，包括：通用AXI4高速总线接口，通用GPIO接口；提供通用的存储器硬件并且支持高并行的读写操作；通用卷积器可对定点数精度配置，可配置卷积操作大小，在完成数据存储后可配合高并行的读写进行高并行的卷积运算；通用读写控制单元，包含对ram、rom、Fifo的读写控制逻辑以及地址产生逻辑；通用状态控制器，针对卷积层和读写、计算过程做出相应的单元运行反应，控制整体的计算流程；通用卷积结果缓存器，采用对卷积结果分段式累加的方法，高速并行对处理结果进行缓存和向总线发送。本发明在基于Yolo算法的人脸检测和基于CNN的人脸识别应用中得到验证，体现出极高的运行速度和较高的数据精度。
-
公开(公告)号：CN106505106A
公开(公告)日：2017-03-15
申请号：CN201610884867.7
申请日：2016-10-11
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/78 , H01L29/0688 , H01L29/66409
Abstract: 本发明提供一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法。该晶体管采用表面MOS结构，半导体外延层设置有沟槽，沟槽内壁生长有上薄下厚的阶梯状场氧化层，场氧化层内淀积有源极多晶硅，沟槽外围设置有P型体区，P型体区内设置有N+源极和P型半导体接触区，P型体区外围设置有N型JFET区，器件表面淀积有源极金属铝，并与外延层形成良好的欧姆接触。其制备方法包括：外延生长步骤，JFET及P型体区离子注入步骤，沟槽刻蚀步骤，氧化层生长步骤，源极多晶硅淀积步骤，栅极多晶硅及栅极氧化层形成步骤，N+源极离子注入步骤，P型半导体接触区离子注入步骤及源极金属淀积步骤。根据本发明制备的屏蔽栅功率半导体晶体管雪崩耐量能力可提高27％以上。
-
Patent Agency Ranking
公开(公告)号：CN109192787B
公开(公告)日：2021-07-13
申请号：CN201810801921.6
申请日：2018-07-19
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明涉及一种具有两极肖特基控制的凹槽型阳极快恢复二极管及其制造方式，包括：阴极金属，在阴极金属的上方有N型本征区，在N型本征区的上方有阳极金属，在阴极金属上设有相互间隔分布的轻掺杂N型区域和重掺杂N型区域，轻掺杂N型区域的底部与阴极金属为肖特基接触，在N型本征区与阳极金属之间设有相互间隔分布的重掺杂P型区域和轻掺杂P型区域，并且，重掺杂P型区域的上表面低于轻掺杂P型区域的上表面，形成凹槽型阳极区域，轻掺杂P型区域与阳极金属为肖特基接触。所述两极肖特基控制的凹槽型阳极快恢复二极管的制造方法，其特征在于，通过一步刻蚀可以同时形成阳极表面和侧壁的肖特基接触。
-
公开(公告)号：CN107679010B
公开(公告)日：2020-10-23
申请号：CN201710854329.8
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种面向可重构计算阵列的算子映射系统及方法，包括计算流图优化模块、节点层次排序模块、节点编码模块、节点编码解释与评价模块、节点编码初始化模块、节点编码优化模块，计算流图优化模块用于对原始计算流图进行节点的组合优化；节点层次排序模块用于对节点进行分层性排序；节点编码初始化模块用于调用节点编码模块对节点进行编码，所有节点按照顺序排列的编码组成一条编码组；节点编码解释与评价模块用于输入一条编码组，输出该编码组对应的映射结果；节点编码优化模块用于对节点编码模块获得的节点的编码组进行优化，并记录历史最有价值的编码组作为最终的映射编码组。本发明能够在稳定可控的时间内获得满意的且稳定的映射效果。
-
公开(公告)号：CN107204755B
公开(公告)日：2020-07-24
申请号：CN201710432878.6
申请日：2017-06-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K3/0231 , H03K3/012 , H03K3/011
Abstract: 一种高精度的自适应张弛振荡器，利用电容预充电原理抵消设于振荡电路中的充放电控制电路产生的延时，包括振荡电路、第一电容预充电电路和第二电容预充电电路，电容预充电电路用于给振荡器充放电电容预充电，振荡电路在电容预充电电路预充电电平的基础上进行充放电，电容两次充电产生的误差延时抵消，使振荡器工作在预设的频率上，实现显著提高频率‑控制电流线性度，且本发明不是直接通过提升比较器或者RS触发器的速度来减小延时，而是通过两次充电过程抵消控制电路产生的延时以及随外界环境变化的失调的影响，显著地提高了振荡器的精度，并且具有很强的温度稳定性和电源电压抑制即自适应性。
-
公开(公告)号：CN110046565A
公开(公告)日：2019-07-23
申请号：CN201910279211.6
申请日：2019-04-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于Adaboost算法的人脸检测方法，步骤是：对输入的视频或图像进行预处理，包括进行灰度归一化和滤波去噪；将彩色图像的RGB空间转换为YCbCr空间，然后根据肤色色度的范围，对图像进行肤色分割；对肤色分割后的图像进行形态学处理；采用Canny边缘检测算法对形态学处理后的图像进行边缘检测；利用RHT检测图像中的椭圆，将检测出似人脸的椭圆区域抠出，作为人脸候选区域；利用Adaboost算法训练级联分类器，利用训练好的级联分类器对人脸候选区域进行人脸检测，输出人脸位置。此种人脸检测方法能够在保证检测率的同时，降低计算量，提高检测速度。
-
公开(公告)号：CN109948113A
公开(公告)日：2019-06-28
申请号：CN201910159208.0
申请日：2019-03-04
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F17/14
Abstract: 本发明公开一种基于FPGA的二维FFT加速器，MCU与外部存储器相连接，用于读取外部存储器的输入数据，并将FFT计算结果发送给外部存储器；图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区，用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据；地址产生器用于产生图片缓存区的读取地址，按照该地址读取图片缓存区中的数据送入FFT计算器；FFT计算器采用FPGA实现，包含N个FFT计算子单元，每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区，每个计算子单元均用于完成复数乘法功能和四点FFT操作；结果缓存区用于缓存FFT计算器处理后的计算结果，然后通过AXI4总线接口发送至MCU。此种结构能够高效地进行图像的二维FFT。
-
-
-
-
-
-
-
-
-
Search Results
831
records
(took 0.027 seconds)
