一种适用于无线传感器网络的低延时调度方法

    公开(公告)号:CN103974442B

    公开(公告)日:2017-03-22

    申请号:CN201410168717.7

    申请日:2014-04-24

    Applicant: 东南大学

    Abstract: 本发明公开了一种适用于无线传感器网络的低延时调度方法,包括如下步骤:(1)无线传感器节点周期性工作,每个工作周期为一帧,其中一帧由多个时隙组成,一个时隙由多个子时隙组成;(2)无线传感器节点根据路由信息,将每一帧中的时隙分配成一个广播时隙和多个单播时隙;都进行信道切换;(4)无线传感器节点根据路由信息在每个时隙选择唤醒子时隙。本发明的低延时调度方法在端到端的数据平均延时、数据延时上限性能指标都得到了改善,并且减缓了广播风暴问题。(3)根据跳频算法,无线传感器节点在每个时隙

    一种双基站雷达网络中发射雷达与接收雷达的部署方法

    公开(公告)号:CN103064066B

    公开(公告)日:2014-10-29

    申请号:CN201210581244.4

    申请日:2012-12-27

    Applicant: 东南大学

    Abstract: 本发明公开了一种双基站雷达网络中发射雷达与接收雷达的部署方法,包括以下步骤:A、在部署区域A内任意选取M个发射雷达及N个接收雷达的初始位置,确定发射雷达和接收雷达移动的距离阈值Thd1;B、固定M个发射雷达的位置,利用随机维诺算法部署N个接收雷达,更新N个接收雷达的位置;C、固定N个接收雷达的位置,利用随机维诺算法部署M个发射雷达,更新M个发射雷达的位置;D、重复步骤B和步骤C,直到发射雷达和接收雷达移动的距离均小于阈值Thd1。本发明通过将发射雷达与接收雷达的部署问题分解为两个子问题,然后分别对每个子问题进行优化设计,最后经过重复迭代地解两个子问题以得到发射雷达与接收雷达的部署,该方法有效、时间复杂度低。

    一种适用于无线传感器网络的抗干扰信道切换方法

    公开(公告)号:CN103546971A

    公开(公告)日:2014-01-29

    申请号:CN201310537226.0

    申请日:2013-11-04

    Applicant: 东南大学

    Abstract: 本发明公开了一种适用于无线传感网的抗干扰信道切换方法,首先根据IEEE802.11无线信道分布和IEEE802.15.4无线信道分布,将基于IEEE802.15.4的无线传感器网络信道分类。根据分类结果,重新组成不同类型信道集合。通过最小重复节点协商法将无线传感器网络节点分类,并与上述不同类型信道集合相对应。将时间超帧划分为多个时槽,每个时槽划分为多个子时槽。网络节点通过伪随机算法或查询调度表方法在相应子时槽进行唤醒侦听。最后,网络节点在每个时槽都根据自己的拉丁方算法和起始信道进行信道切换。本发明方法在端到端的数据平均延时、数据延时上限和延时抖动性能指标上都得到了改善。

    用于无线传感器网络的媒体访问控制方法

    公开(公告)号:CN101296249B

    公开(公告)日:2010-11-10

    申请号:CN200810023239.5

    申请日:2008-04-03

    Applicant: 东南大学

    Abstract: 用于无线传感器网络的媒体访问控制方法适用于无线网络设计领域,将网络节点分成簇头节点和普通节点。操作过程按照周期性方式运行并将一个周期分为同步,数据,睡眠,请求四个阶段,具体运行过程包括:普通节点在每个周期请求阶段发送数据流量和路由信息给簇头节点,簇头节点计算周期长度和占空比并在下一个周期的同步阶段广播给普通节点,普通节点在同步阶段接收同步包、设置自己周期和占空比以及更新本地时间,在数据期间进行数据通信,在睡眠阶段进入睡眠状态以降低功耗。此方法有效解决了目前无线传感器网络中同步和数据流量自适应的难点问题,降低了节点能量消耗和数据包的延迟时间,同时提高数据包的传递率。

    内置式双频移动通讯手机天线

    公开(公告)号:CN1434545A

    公开(公告)日:2003-08-06

    申请号:CN02112570.8

    申请日:2002-01-21

    Applicant: 东南大学

    Abstract: 本发明公开了一种手机用内置式双频移动通讯手机天线,包括衬底,在衬底上设有低频辐射体、高频辐射体和传输线,低频辐射体为N形状铜皮,高频辐射体为「形状铜皮,传输线为条形铜皮,低频辐射体的左端点通过传输线与高频辐射体的下端点并联,在传输线上设有天线输入/输出端,在天线输入/输出端旁设有金属短路销钉。本发明具有制造成本低廉、材料的可选范围广的优点。

    一种适用于低电源电压的环形压控振荡器

    公开(公告)号:CN106209028A

    公开(公告)日:2016-12-07

    申请号:CN201610462744.4

    申请日:2016-06-23

    Applicant: 东南大学

    CPC classification number: H03K3/0315 H03L7/0995

    Abstract: 本发明公开了一种适用于低电源电压的环形压控振荡器,包括检测电路和主体电路;在检测电路中,工艺偏差以及电源电压的波动通过参考电流源以及电流镜转换为电压信号,电压信号经过运算放大器转换为控制电压Vt;在主体电路中,控制电压Vt通过改变该环形压控振荡器的负载使得该环形压控振荡器的工作频率相对于工艺偏差以及电源电压稳定;主体电路中的可控反相器,通过并联一个固定衬底电位的PMOS管来改善该环形压控振荡器的调谐线性度。本发明提出的环形压控振荡器适用于低电压低功耗的设计要求,并且相对工艺偏差稳定。

    一种用于保证GPS导航数据完整性的数据存储实现方法

    公开(公告)号:CN102520418A

    公开(公告)日:2012-06-27

    申请号:CN201110449323.5

    申请日:2011-12-28

    Applicant: 东南大学

    Abstract: 本发明公开了一种用于保证GPS导航数据完整性的数据存储实现方法,适用于GPS软件接收机的数据存储系统,利用创新设计的数据结构对GPS导航数据进行存储,从而保证了GPS接收机温启动和热启动时所利用的导航数据的完整性。该数据存储区包括星历数据部分、历书数据部分和数据完整标识部分,GPS接收机解码获得导航数据后,将一系列需要的星历、历书等数据分别传输进星历数据部分和历书数据部分,当所有数据都完整后,对数据完整标识部分进行设置,实现用于GPS导航数据完整性的数据存储。从而给GPS接收机识别完整的、可用的导航数据提供了确定的方法。

    一种高密度、高鲁棒性的亚阈值存储单元电路

    公开(公告)号:CN101625891B

    公开(公告)日:2011-08-03

    申请号:CN200910183605.8

    申请日:2009-08-12

    Applicant: 东南大学

    Abstract: 一种高密度、高鲁棒性的亚阈值存储单元电路,设有两个PMOS管P1、P2及五个NMOS管N1~N5,两个PMOS管及NMOS管N3、N4、N5的各体端均与本晶体管的栅端连接;NMOS管N1、N2的体端接地;NMOS管N1与PMOS管P1和NMOS管N2与PMOS管P2分别组成两个反相器,两个反相器之间通过关断NMOS管N5将两个反相器连接成交叉耦合,N1、P1反相器的输出端直接连接到N2、P2反相器的输入端,N2、P2反相器的输出端经由关断NMOS管N5连接到N1与P1反相器的输入端;NMOS管N3连接N1、P1反相器的与写位线,NMOS管N4连接N2、P2反相器的与写位线的非和读字线。

    利用堆栈深度进行多线程预测的动态功耗控制方法

    公开(公告)号:CN101216725B

    公开(公告)日:2011-04-27

    申请号:CN200810019344.1

    申请日:2008-01-04

    Applicant: 东南大学

    Abstract: 利用堆栈深度进行多线程预测的动态功耗控制方法适用于电池供电,具有多种空闲低功耗模式部件,并采用多任务嵌入式系统的设备,该方法为:第一步:通过操作请求的簇集模式RCM来描述单个线程对部件的操作请求序列Φ的特征;第二步:采用两级哈希表来预测单线程下请求间隔时间的概率分布;第三步:以线程为独立的请求源,并根据线程所属任务以及入口地址对请求源进行分组;第四步:根据部件空闲时间的概率分布,计算出多功耗模式单门限下的最优超时门限kopt和最优功耗模式sopt;该方法提高了预测的有效命中率,进一步降低了功耗可管理部件的空闲时功耗。

    一种亚阈值存储单元阵列容量和密度的增强电路

    公开(公告)号:CN101635168A

    公开(公告)日:2010-01-27

    申请号:CN200910183606.2

    申请日:2009-08-12

    Applicant: 东南大学

    Abstract: 一种亚阈值存储单元阵列容量和密度的增强电路,由第一、第二增强晶体管、第一、第二屏蔽传输门,以及第一、第二逻辑存储电容组成,第一增强晶体管的源端与第二增强晶体管的源端连接并接电源电压,第一增强晶体管的漏端与第一屏蔽传输门的输入/输出端连接并作为位线端,第二增强晶体管的漏端与第二屏蔽传输门的输入/输出端连接并作为位线的非端,第一增强晶体管的体端与栅端相连,第一增强晶体管的栅端与第一逻辑存储电容的一端连接并与第一屏蔽传输门的输出/输入端连接,另一端接地,增强晶体管的体端与栅端相连,第二增强晶体管的栅端与第二逻辑存储电容的一端连接并与第二屏蔽传输门的输出/输入端连接,第二逻辑存储电容的另一端接地。

Patent Agency Ranking