-
公开(公告)号：CN108123709A
公开(公告)日：2018-06-05
申请号：CN201611089171.1
申请日：2016-11-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/0185
Abstract: 输出电路，所述电路包括：钳位电路单元、输出缓冲单元、输出驱动单元；所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接；所述钳位电路单元，适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时，将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。上述的方案，可以提高输出电路的输出电压的范围，扩大输出电路的适用范围。
-
公开(公告)号：CN107516660A
公开(公告)日：2017-12-26
申请号：CN201610437062.8
申请日：2016-06-17
Applicant: 上海复旦微电子集团股份有限公司
IPC: H01L27/11524 , H01L27/11551 , H01L29/10 , H01L29/423 , H01L21/28
Abstract: 一种NAND闪存存储单元、NAND闪存及其形成方法。所述NAND闪存存储单元包括半导体衬底；位于所述半导体衬底上的鳍部；所述鳍部包括第一PN叠层和第二PN叠层，所述第二PN叠层位于所述第一PN叠层上方；所述第一PN叠层包括第一源层和第一漏层，所述第一源层与所述第一漏层在所述鳍部高度方向上直接层叠；所述第二PN叠层包括第二源层和第二漏层，所述第二源层与所述第二漏层在所述鳍部高度方向上直接层叠。所述NAND闪存存储单元具有很好的工艺尺寸持续缩小能力，并且所述NAND闪存存储单元能够从器件结构上解决存储单元读取干扰的问题。同时，所述NAND闪存的形成方法简单，工艺成本降低。
-
公开(公告)号：CN107229546A
公开(公告)日：2017-10-03
申请号：CN201610169734.1
申请日：2016-03-23
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F11/26
Abstract: 一种缓存的模拟方法及装置。所述方法包括：当接收到访问缓存请求时，从所述访问缓存请求中提取待访问的数据的存储地址；当获取到待模拟的缓存的配置参数时，对所述存储地址进行划分，获得所述存储地址对应的缓存块的地址信息，所述待模拟的缓存的配置参数适于基于所述待模拟的缓存的应用需求进行配置；根据所述存储地址对应的缓存块的地址信息，搜索第一存储区；根据搜索结果判断所述存储地址在所述第一存储区中是否命中；根据所述存储地址在所述第一存储区中是否命中的判断结果，获取相应的数据并返回。利用上述模拟方法进行Cache性能评估的准确性更高。
-
公开(公告)号：CN106328654A
公开(公告)日：2017-01-11
申请号：CN201510397765.8
申请日：2015-07-08
Applicant: 上海复旦微电子集团股份有限公司
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供一种半导体器件及其形成方法。所述半导体器件包括，在半导体衬底的鳍部上方形成有且呈堆叠结构的多层沟道结构，沟道结构包括沟道绝缘层和位于沟道绝缘层上的沟道层；在多层沟道结构上方形成有横跨多层沟道结构的多个漏极结构，多个漏极结构与多层沟道层一一对应，且一个漏极结构覆盖一个沟道层的侧壁。半导体器件的结构应用在NAND存储器中，多层沟道结构中一层沟道层用于形成一个存储器单元，具有呈层叠的沟道层结构可在相同的工艺尺寸条件下增加NAND存储器的密度，从而提高半导体器件持续数据密度提升能力，进而解决现有工艺中，为了增加NAND存储器密度而减小器件尺寸，而导致相邻NAND存储器之间性能互相干扰的问题。
-
公开(公告)号：CN105810684A
公开(公告)日：2016-07-27
申请号：CN201410854908.9
申请日：2014-12-31
Applicant: 上海复旦微电子集团股份有限公司
IPC: H01L27/115 , H01L21/8247 , H01L21/28 , H01L21/336
Abstract: 一种NAND闪存存储单元、存储单元阵列结构及其形成方法。所述NAND闪存存储单元包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部包括在竖向上层叠的源极层、沟道层和漏极层，所述沟道层位于所述源极层和漏极层中间；隧穿介质层，覆盖在部分所述鳍部的顶部和两侧；电荷陷阱层，覆盖在所述隧穿介质层的顶部和两侧；栅介质层，覆盖在所述电荷陷阱层的顶部和两侧；栅极，覆盖在所述栅介质层的顶部和两侧。所述NAND闪存存储单元具有很好的工艺尺寸持续缩小能力，并且所述NAND闪存存储单元能够从器件结构上解决存储单元读取干扰的问题。同时，所述NAND闪存存储单元阵列结构的形成方法简单，工艺成本降低。
-
Patent Agency Ranking
公开(公告)号：CN108134601B
公开(公告)日：2021-08-06
申请号：CN201611089214.6
申请日：2016-11-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: H03K19/0185
Abstract: 接口电路，所述接口电路包括输入电路；所述输入电路包括钳位电路单元、输入缓冲单元、分别与所述钳位电路单元及所述输入缓冲单元耦接的第一输出驱动单元；所述钳位电路单元，适于在确定所述接口电路的端口电源电压大于预设的辅助电源电压时，将所述第一输出驱动单元的端口电压钳位在对应的器件耐压范围内。上述的方案，可以提高接口电路中的输入电路的输入电压范围。
-
公开(公告)号：CN112331248A
公开(公告)日：2021-02-05
申请号：CN201910717282.X
申请日：2019-08-05
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种用于建立NOR存储器读电压的电荷泵电路和NOR存储器，电荷泵电路包括：低压降稳压模块，低压降稳压模块包括反馈电路，反馈电路用于维持低压降稳压模块的第一输出电压；升压模块，升压模块耦接低压降稳压模块的输出端，升压模块用于接收第一输出电压并且输出读电压；高压通路模块，高压通路模块耦接升压模块的输出端，高压通路模块用于维持读电压。本发明的技术方案能够防止读电压由于漏电流造成的电压降低，并且使得读电压与电源电压无关。
-
公开(公告)号：CN110096091A
公开(公告)日：2019-08-06
申请号：CN201910499414.6
申请日：2019-06-11
Applicant: 上海复旦微电子集团股份有限公司
IPC: G05F1/575
Abstract: 一种耐压亚阈值CMOS基准源电路，包含启动电路，主体电路和升压电路，启动电路用于保证主体电路的正常开启，所述的主体电路用于产生基准电压vbg，升压电路用于将基准电压vbg升高到基准参考电压vref。通过在电源电压vdd和基准电压vbg之间增加多层晶体管，提高了亚阈值CMOS基准源的耐压性，同时提高了亚阈值CMOS基准源的精度及电源电压抑制比。
-
公开(公告)号：CN109765987A
公开(公告)日：2019-05-17
申请号：CN201711067134.5
申请日：2017-11-02
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F1/3296 , G06F15/78
Abstract: 一种可编程芯片电路，包括：功能电路和背偏置电路，所述功能电路包括：一个或者多个相互耦接的功能模块，所述背偏置电路与所述功能模块耦接，适于生成背偏压信号，调节所述功能模块的工作模式，包括：背偏置模块、背偏压信号通道和背偏压信号选择模块，其中：所述背偏置模块，与所述背偏压信号通道耦接，适于生成背偏压信号；所述背偏压信号通道，与所述背偏压信号选择模块耦接，适于合成全局背偏压信号，并输出至所述背偏压信号选择模块；所述背偏压信号选择模块，与所述功能模块耦接，适于根据所述功能模块的性能需求，输出对应的全局背偏压信号，调节所述功能模块的工作模式。应用上述电路，可以通过背偏压信号，调节所述电路的工作模式。
-
公开(公告)号：CN108073740A
公开(公告)日：2018-05-25
申请号：CN201611013354.5
申请日：2016-11-17
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F17/50
Abstract: 一种FPGA详细布局的模拟退火方法，根据合法化布局后形成的初始布局计算模拟退火的初始温度，移动单元模块对当前布局进行优化，根据单元模块移动的接受率，在初始温度基础上对单目标的温度值进行固定比例的迭代调节，采用归一化系数对多目标的目标值进行归一化，采用温度比例系数对经过迭代调节后的单目标温度值进行修正迭代计算，得到多目标的温度值。本发明在单目标优化的基础上，对多目标优化进行了归一化处理和比例系数调节，保证了优化结果的一致性和多目标优化的有效性，消除了传统模拟退火方法中降温策略的不合理对布局的质量和速度造成的影响，调节后的温度更利于布局质量和速度的提高。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.033 seconds)
