电平转换电路
    1.
    发明公开

    公开(公告)号:CN108540123A

    公开(公告)日:2018-09-14

    申请号:CN201710119920.9

    申请日:2017-03-02

    Abstract: 一种电平转换电路,所述电路包括:低电压电平转换电路,适于在接入的高电源域的电源电压小于或等于对应的器件耐压值时,将输入的低电压域的信号分别转换为对应的高电源域的电源电压和零电压;高电压电平转换电路,适于在接入的高电源域的电源电压位于所述对应的器件耐压值与所述对应的器件耐压值两倍之间时,将输入的低电源域的信号分别转换为所述高电源域的电源电压和低电压。上述的方案,可以兼容高低电压的电平转换电路,可以扩大电平转换电路的适用范围。

    接口电路
    2.
    发明公开

    公开(公告)号:CN108134601A

    公开(公告)日:2018-06-08

    申请号:CN201611089214.6

    申请日:2016-11-30

    Abstract: 接口电路,所述接口电路包括输入电路;所述输入电路包括钳位电路单元、输入缓冲单元、分别与所述钳位电路单元及所述输入缓冲单元耦接的第一输出驱动单元;所述钳位电路单元,适于在确定所述接口电路的端口电源电压大于预设的辅助电源电压时,将所述第一输出驱动单元的端口电压钳位在对应的器件耐压范围内。上述的方案,可以提高接口电路中的输入电路的输入电压范围。

    电平转换电路
    3.
    发明授权

    公开(公告)号:CN108540123B

    公开(公告)日:2022-01-07

    申请号:CN201710119920.9

    申请日:2017-03-02

    Abstract: 一种电平转换电路,所述电路包括:低电压电平转换电路,适于在接入的高电源域的电源电压小于或等于对应的器件耐压值时,将输入的低电压域的信号分别转换为对应的高电源域的电源电压和零电压;高电压电平转换电路,适于在接入的高电源域的电源电压位于所述对应的器件耐压值与所述对应的器件耐压值两倍之间时,将输入的低电源域的信号分别转换为所述高电源域的电源电压和低电压。上述的方案,可以兼容高低电压的电平转换电路,可以扩大电平转换电路的适用范围。

    一种含双通路压控振荡器的锁相环电路

    公开(公告)号:CN108540129B

    公开(公告)日:2021-10-26

    申请号:CN201710118208.7

    申请日:2017-03-01

    Abstract: 一种含双通路压控振荡器的锁相环电路,其中的低通滤波器对电荷泵输出的电流脉冲进行滤波分别得到通路0控制电压信号和通路1控制电压信号,压控振荡器包含双通路,通路0电路的输入端连接低通滤波器输出的通路0控制电压信号,通路1电路的输入端连接低通滤波器输出的通路1控制电压信号,压控振荡器的输出端输出时钟信号。本发明减小了输出时钟上的抖动,在宽反馈分频比条件下既满足了环路稳定性需求,又满足了环路带宽基本维持不变的需求。

    输出电路
    5.
    发明授权

    公开(公告)号:CN108123709B

    公开(公告)日:2021-08-06

    申请号:CN201611089171.1

    申请日:2016-11-30

    Abstract: 输出电路,所述电路包括:钳位电路单元、输出缓冲单元、输出驱动单元;所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接;所述钳位电路单元,适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时,将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。上述的方案,可以提高输出电路的输出电压的范围,扩大输出电路的适用范围。

    一种含双通路压控振荡器的锁相环电路

    公开(公告)号:CN108540129A

    公开(公告)日:2018-09-14

    申请号:CN201710118208.7

    申请日:2017-03-01

    Abstract: 一种含双通路压控振荡器的锁相环电路,其中的低通滤波器对电荷泵输出的电流脉冲进行滤波分别得到通路0控制电压信号和通路1控制电压信号,压控振荡器包含双通路,通路0电路的输入端连接低通滤波器输出的通路0控制电压信号,通路1电路的输入端连接低通滤波器输出的通路1控制电压信号,压控振荡器的输出端输出时钟信号。本发明减小了输出时钟上的抖动,在宽反馈分频比条件下既满足了环路稳定性需求,又满足了环路带宽基本维持不变的需求。

    接口电路
    7.
    发明授权

    公开(公告)号:CN108134601B

    公开(公告)日:2021-08-06

    申请号:CN201611089214.6

    申请日:2016-11-30

    Abstract: 接口电路,所述接口电路包括输入电路;所述输入电路包括钳位电路单元、输入缓冲单元、分别与所述钳位电路单元及所述输入缓冲单元耦接的第一输出驱动单元;所述钳位电路单元,适于在确定所述接口电路的端口电源电压大于预设的辅助电源电压时,将所述第一输出驱动单元的端口电压钳位在对应的器件耐压范围内。上述的方案,可以提高接口电路中的输入电路的输入电压范围。

    一种FPGA中双端口SRAM阵列的内建自测和修复系统及其方法

    公开(公告)号:CN108511029A

    公开(公告)日:2018-09-07

    申请号:CN201710099765.9

    申请日:2017-02-23

    Abstract: 本发明公开了一种FPGA中双端口SRAM阵列的内建自测和修复系统,包含:检测模块,用于获取内建自测过程的开始信号;自测试模块,包含:测试波形产生单元,用于产生不同的测试波形及读写控制信号;故障检测单元,用于比较从SRAM阵列的端口中读出的数据与预期数据,若不一致,则产生故障指示信号;存储单元,用于记录读出的数据、预期数据以及读出的数据与预期数据的对比结果;切换单元,用于切换测试的端口;还包含自修复模块,用于根据故障指示信号及对比结果对SRAM阵列进行修复。本发明还公开了一种内建自测和修复方法。本发明将双端口SRAM阵列配置成A端口写B端口读或者B端口写A端口读来测试,保证测试故障覆盖率高,并且测试和修复的效率高。

    一种FPGA中双端口SRAM阵列的内建自测和修复系统及其方法

    公开(公告)号:CN108511029B

    公开(公告)日:2022-04-05

    申请号:CN201710099765.9

    申请日:2017-02-23

    Abstract: 本发明公开了一种FPGA中双端口SRAM阵列的内建自测和修复系统,包含:检测模块,用于获取内建自测过程的开始信号;自测试模块,包含:测试波形产生单元,用于产生不同的测试波形及读写控制信号;故障检测单元,用于比较从SRAM阵列的端口中读出的数据与预期数据,若不一致,则产生故障指示信号;存储单元,用于记录读出的数据、预期数据以及读出的数据与预期数据的对比结果;切换单元,用于切换测试的端口;还包含自修复模块,用于根据故障指示信号及对比结果对SRAM阵列进行修复。本发明还公开了一种内建自测和修复方法。本发明将双端口SRAM阵列配置成A端口写B端口读或者B端口写A端口读来测试,保证测试故障覆盖率高,并且测试和修复的效率高。

    输出电路
    10.
    发明公开

    公开(公告)号:CN108123709A

    公开(公告)日:2018-06-05

    申请号:CN201611089171.1

    申请日:2016-11-30

    Abstract: 输出电路,所述电路包括:钳位电路单元、输出缓冲单元、输出驱动单元;所述输出驱动单元分别与所述钳位电路单元和所述输出缓冲单元耦接;所述钳位电路单元,适于在确定所述输出电路的端口电源电压大于预设的辅助电源电压时,将所述输出驱动单元的端口电压钳位在对应的器件耐压值之内。上述的方案,可以提高输出电路的输出电压的范围,扩大输出电路的适用范围。

Patent Agency Ranking