公开(公告)号：CN117594446A

公开(公告)日：2024-02-23

申请号：CN202310976646.2

申请日：2023-08-04

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  本田成人 ,  赤尾真哉 ,  山本茂久

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/16

Abstract: 提供能够降低电荷不平衡的碳化硅半导体装置的制造方法。具有：工序(a)，在n型的碳化硅半导体基板之上通过外延生长形成n型的漂移层；工序(b)，对漂移层的杂质浓度进行测定；工序(c)，在漂移层之上形成具有周期性地设置的多个第1开口部的离子注入掩模；工序(d)，经由多个第1开口部对p型的杂质离子进行注入，在漂移层中形成多个p型的第2支柱区域，将第2支柱区域间的漂移层作为n型的第1支柱区域；工序(e)，在漂移层之上通过外延生长形成n型的外延层；以及工序(f)，在外延层中形成多个晶体管的单位单元，工序(d)包含以与工序(b)中的测定结果具有正相关关系的方式对离子注入量进行前馈控制的工序。

公开(公告)号：CN111466031B

公开(公告)日：2023-06-30

申请号：CN201880078526.8

申请日：2018-08-23

Applicant: 三菱电机株式会社

Inventor： 永久雄一 ,  日野史郎 ,  八田英之 ,  贞松康史

IPC: H01L29/06 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC‑MOSFET中，有时无法充分降低向终端区域的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC‑MOSFET中，在最接近终端区域的活性区域的第1阱区域与终端区域的第2阱区域之间的离开区域之上，隔着膜厚比活性区域的栅极绝缘膜大的第2绝缘膜设置栅极电极，第2阱区域未与源极电极欧姆连接，从而防止元件的可靠性降低。

公开(公告)号：CN108886038B

公开(公告)日：2023-05-02

申请号：CN201680084166.3

申请日：2016-04-11

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  贞松康史 ,  八田英之 ,  永久雄一 ,  海老原洪平

IPC: H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 本申请说明书公开的技术涉及有效地抑制堆垛层错的产生所引起的正向电压的偏移的技术。与本技术相关的半导体装置具备：第2导电类型的第1阱区域(31)；第2导电类型的第2阱区域(32)，在俯视时夹着多个第1阱区域整体而设置，面积比各个第1阱区域大；第2导电类型的第3阱区域(33)，在俯视时夹着第2阱区域而设置，面积比第2阱区域大；以及第1导电类型的分断区域(25)，设置于第2阱区域与第3阱区域之间且上表面与绝缘体接触。

公开(公告)号：CN115668510A

公开(公告)日：2023-01-31

申请号：CN202080101331.8

申请日：2020-05-29

Applicant: 三菱电机株式会社

Inventor： 田中贵规 ,  永久雄一 ,  川畑直之 ,  纲城启之

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 通过抑制在场效应晶体管的体二极管中产生大电流，抑制元件特性的变动。碳化硅半导体装置具备：碳化硅半导体基板；半导体层，形成于碳化硅半导体基板的上表面；以及背面电极，形成于碳化硅半导体基板的下表面，将电阻率是第1值的区域设为第1电阻区域，将电阻率是比第1值大的第2值的区域设为第2电阻区域，第2电阻区域是在俯视时跨越活性区域与终端区域之间的边界即区域边界的区域。

公开(公告)号：CN111466032A

公开(公告)日：2020-07-28

申请号：CN201880079413.X

申请日：2018-12-18

Applicant: 三菱电机株式会社

Inventor： 日野史郎 ,  永久雄一 ,  贞松康史 ,  八田英之 ,  川原洸太朗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/872

Abstract: 在内置肖特基二极管的SiC-MOSFET中，有时无法充分地降低向活性区域端部的阱区域的双极电流通电，元件的可靠性降低。在内置肖特基二极管的SiC-MOSFET中，不使终端区域的阱与源极欧姆连接，相比于形成于活性区域的肖特基二极管密度，使形成于终端区域的肖特基二极管的平面方向的密度更高或者使肖特基二极管之间的平面方向的距离短。