公开(公告)号：CN113394279B

公开(公告)日：2024-08-27

申请号：CN202110244642.6

申请日：2021-03-05

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  曾根田真也 ,  新田哲也

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/861 ,  H01L29/08

Abstract: 提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)构成为相邻地设置有绝缘栅型双极晶体管区域(1)和二极管区域(2)，绝缘栅型双极晶体管区域具有：第2导电型的基极层(9)，设置于第1主面侧的表层；以及第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，俯视观察时在第1方向上具有宽度方向，二极管区域具有：第2导电型的阳极层(11)，设置于第1主面侧的表层；以及第1导电型的载流子注入抑制层(10)，选择性地设置于阳极层的第1主面侧的表层，俯视观察时在第2方向上具有宽度方向，俯视观察时第2方向上的载流子注入抑制层的宽度(W1)比第1方向上的发射极层的宽度(W2)窄。

公开(公告)号：CN111193417B

公开(公告)日：2023-12-26

申请号：CN201911087202.3

申请日：2019-11-08

Applicant: 三菱电机株式会社

Inventor： 金田充 ,  高桥彻雄 ,  曾根田真也 ,  上马场龙

IPC: H02M7/00 ,  H01L29/739

Abstract: 提供抑制了内置的反向导通二极管正向导通时的导通损耗的开关元件的控制装置。对内置了反向导通二极管的开关元件进行控制的开关元件的控制装置具备：电压检测电路，其对开关元件的第1以及第2主电极之间的电压进行检测；比较器电路，其将由电压检测电路检测出的检测电压和阈值电压进行比较；以及驱动电路，其对开关元件的驱动进行控制，比较器电路在检测电压超过所述阈值电压的情况下，以不向开关元件赋予接通信号的方式对驱动电路进行控制。

公开(公告)号：CN110400839B

公开(公告)日：2023-10-27

申请号：CN201910317942.5

申请日：2019-04-19

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  古川彰彦

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明的目的在于，在将晶体管区域和二极管区域一起设置于一个半导体衬底之上的半导体装置中，在二极管的恢复动作时实现良好的耐受性。半导体基体(30)在IGBT区域(1)以及二极管区域(2)中具有n‑型漂移层(3)，在IGBT区域(1)中具有：p型基极层(4)，其形成于n‑型漂移层(3)之上；p+型扩散层(5)以及n+型发射极层(6)，它们选择性地形成于p型基极层(4)之上，与p型基极层(4)相比p型杂质浓度高；以及栅极电极(9)，其隔着栅极绝缘膜(8)与p型基极层(4)相对，在二极管区域(2)中具有形成于n‑型漂移层(3)之上的p‑型阳极层(19)。p+型扩散层(5)与p‑型阳极层(19)相比p型杂质浓度高，p+型扩散层(5)随着接近二极管区域(2)而变浅，且p型杂质浓度变小。

公开(公告)号：CN111193417A

公开(公告)日：2020-05-22

申请号：CN201911087202.3

申请日：2019-11-08

Applicant: 三菱电机株式会社

Inventor： 金田充 ,  高桥彻雄 ,  曾根田真也 ,  上马场龙

IPC: H02M7/00 ,  H01L29/739

Abstract: 提供抑制了内置的反向导通二极管正向导通时的导通损耗的开关元件的控制装置。对内置了反向导通二极管的开关元件进行控制的开关元件的控制装置具备：电压检测电路，其对开关元件的第1以及第2主电极之间的电压进行检测；比较器电路，其将由电压检测电路检测出的检测电压和阈值电压进行比较；以及驱动电路，其对开关元件的驱动进行控制，比较器电路在检测电压超过所述阈值电压的情况下，以不向开关元件赋予接通信号的方式对驱动电路进行控制。

公开(公告)号：CN108074977A

公开(公告)日：2018-05-25

申请号：CN201711107493.9

申请日：2017-11-10

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  高桥彻雄 ,  金田充 ,  上马场龙 ,  西康一

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/0638 ,  H01L21/047 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7397

Abstract: 本发明提供以兼顾泄漏电流抑制和SCSOA的方式改善后的半导体装置及其制造方法。半导体装置(20)具备：漂移层(1)，其由第一导电型的半导体材料形成；MOSFET部(22)，其包含在漂移层(1)的表面设置的p型基极层(2)；第一n型缓冲层(8)，其设置于漂移层(1)的背面；以及第二n型缓冲层(11)，其设置于第一n型缓冲层(8)的背面且杂质浓度高。第一n型缓冲层(8)与漂移层(1)相比杂质浓度高，每单位面积的电活性的杂质的总量小于或等于1.0×1012cm-2。