包括导电结构的半导体器件
    21.
    发明公开

    公开(公告)号:CN117219566A

    公开(公告)日:2023-12-12

    申请号:CN202310232297.3

    申请日:2023-03-09

    Abstract: 本公开提供了半导体器件及其制造方法。例如,半导体器件可以包括介电结构、以及第一导电结构和第二导电结构。介电结构可以包括围绕第一导电结构的第一介电层和围绕第二导电结构的第二介电层。第一介电层可以包括在第一导电结构之间的第一介入物。第二介电层可以包括在第二导电结构之间的第二介入物。第一介入物在第一方向上的宽度可以在第二方向上从第一介入物的顶表面朝向第一介入物的底表面减小。第二介入物在第一方向上的宽度可以在第二方向上从第二介入物的顶表面朝向第二介入物的底表面增加。第一介电层和第二介电层可以包括不同的介电材料。

    半导体器件
    22.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116913916A

    公开(公告)日:2023-10-20

    申请号:CN202310306078.5

    申请日:2023-03-24

    Abstract: 一种半导体器件包括:衬底;有源区,在衬底上沿第一水平方向延伸,并且包括在垂直于第一水平方向的第二水平方向上彼此间隔开的第一有源区和第二有源区、以及在第二水平方向上彼此间隔开的第三有源区和第四有源区;分别在第一至第四有源区上的第一至第四源/漏区;分别连接到第一至第四源/漏区的第一至第四接触插塞;第一隔离绝缘图案,设置在第一接触插塞和第二接触插塞之间;以及第二隔离绝缘图案,设置在第三接触插塞和第四接触插塞之间,其中,在竖直方向上,第一隔离绝缘图案的第一长度小于第二隔离绝缘图案的第二长度。

    制造集成电路器件的方法
    23.
    发明授权

    公开(公告)号:CN109755178B

    公开(公告)日:2023-08-15

    申请号:CN201811182469.6

    申请日:2018-10-11

    Abstract: 提供了制造集成电路器件的方法。为了制造集成电路器件,扩散缓冲层和含碳层在形成于衬底中的多个鳍型有源区上顺序地形成。含碳掩模图案通过使用包含氧原子的蚀刻气体蚀刻含碳层而形成为具有暴露扩散缓冲层的一部分的开口,同时扩散缓冲层阻止氧扩散到鳍型有源区中。杂质离子使用含碳掩模图案作为离子注入掩模经由开口和扩散缓冲层注入到一些鳍型有源区中,所述一些鳍型有源区从所述多个鳍型有源区之中选择。

    半导体装置
    24.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115939207A

    公开(公告)日:2023-04-07

    申请号:CN202210664011.4

    申请日:2022-06-13

    Abstract: 提供一种半导体装置。所述半导体装置可以包括:第一有源区域和第二有源区域,位于基底上;第一有源图案和第二有源图案,位于第一有源区域上和第二有源区域上;第一源极/漏极图案和第二源极/漏极图案,位于第一有源图案和第二有源图案上;第一硅化物图案和第二硅化物图案,位于第一源极/漏极图案和第二源极/漏极图案上;以及第一有源接触件和第二有源接触件,结合到第一源极/漏极图案和第二源极/漏极图案。第一有源接触件的最下面的部分位于比第二有源接触件的最下面的部分的水平高的水平处。第一硅化物图案的厚度大于第二硅化物图案的厚度。

    用于垂直场效应晶体管的对称二维鳍结构和制造其的方法

    公开(公告)号:CN112652537A

    公开(公告)日:2021-04-13

    申请号:CN202011072807.8

    申请日:2020-10-09

    Abstract: 本发明构思提供了一种制造垂直场效应晶体管(VFET)的鳍结构的方法和通过该方法制造的鳍结构。所述方法包括:(a)图案化下层和沉积在下层上的上层,以形成分别在彼此垂直的两个方向上延伸的两个图案;(b)沿着下层和上层的通过图案化暴露的侧壁在所述两个图案中并排地形成第一间隔物和第二间隔物;(c)去除在下层的顶表面的水平之上的第一间隔物、第二间隔物和上层、以及在下层的顶表面的水平之下并在俯视图中通过所述两个图案暴露的第一间隔物;(d)去除在操作(c)之后保留在衬底上的下层、上层和第二间隔物;以及(e)除了衬底的位于在操作(d)之后保留在衬底上的第一间隔物之下的部分以外,向下蚀刻衬底,并去除保留的第一间隔物,从而获得鳍结构。

Patent Agency Ranking