-
公开(公告)号：CN117596884A
公开(公告)日：2024-02-23
申请号：CN202310988281.5
申请日：2023-08-07
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件包括：第一半导体层，包括单元区域和阶梯区域，单元区域具有存储单元阵列，阶梯区域与单元区域相邻；以及第二半导体层，在垂直方向上堆叠在第一半导体层上并且包括行译码器。第一半导体层包括：多条字线，在所述垂直方向上堆叠；包括至少一条串选择线的层，该层堆叠在多条字线上；以及多个第一通道晶体管，位于阶梯区域中并且位于包括至少一条串选择线的层上，其中，在阶梯区域中，多条字线具有阶梯形状，并且多个第一通道晶体管将多条字线电连接到行译码器。
-
公开(公告)号：CN116564384A
公开(公告)日：2023-08-08
申请号：CN202310087213.1
申请日：2023-01-19
Applicant: 三星电子株式会社
IPC: G11C16/04 , G11C16/06 , H01L23/488 , H10B80/00
Abstract: 在一些实施例中，一种非易失性存储器件包括第一半导体芯片和第二半导体芯片。所述第一半导体芯片包括栅电极、沟道结构、多个单元接触插塞、线性金属图案和多个上接合焊盘。所述第二半导体芯片包括多个下接合焊盘、与所述沟道结构交叠的第一外围电路元件、与所述多个单元接触插塞交叠的第二外围电路元件以及与所述多个单元接触插塞交叠的第三外围电路元件。所述外围电路元件耦接到对应的单元接触插塞。所述第二上接合焊盘和所述第三上接合焊盘在所述第一方向上的宽度彼此不同，并且所述第二下接合焊盘和所述第三下接合焊盘在所述第一方向上的宽度彼此不同。
-
公开(公告)号：CN108735247B
公开(公告)日：2023-07-04
申请号：CN201710243378.8
申请日：2017-04-14
Applicant: 三星电子株式会社
IPC: G11C5/14
Abstract: 公开了一种驱动器电路。驱动器电路包括箝位晶体管、比较电压晶体管、放大晶体管、偏置晶体管以及充电电路。比较电压晶体管被配置为提供比较电压。放大晶体管包括连接到箝位晶体管的第一节点的放大栅极、被配置为接收比较电压的第一放大节点以及连接到箝位晶体管的栅极的第二放大节点。偏置晶体管被配置为供给偏置电压。充电电路进行以下中的至少一个：被配置为通过箝位晶体管从第一节点汲取电流以及被配置为通过箝位晶体管向第一节点供给电流。
-
公开(公告)号：CN114551461A
公开(公告)日：2022-05-27
申请号：CN202110902059.X
申请日：2021-08-06
Applicant: 三星电子株式会社
IPC: H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582 , H01L25/18 , H01L23/544 , H01L21/60
Abstract: 一种存储装置包括：存储芯片，所述存储芯片包括连接到第一字线和第一位线的存储单元阵列、分别连接到所述第一字线的第一字线接合焊盘以及分别连接到所述第一位线的第一位线接合焊盘；以及外围电路芯片，其中，所述外围电路芯片包括连接到第二字线和第二位线的测试单元阵列、分别连接到所述第一字线接合焊盘的第二字线接合焊盘、分别连接到所述第一位线接合焊盘的第二位线接合焊盘以及外围电路，所述外围电路连接到所述第二字线接合焊盘和所述第二字线，或所述第二位线接合焊盘和所述第二位线。
-
公开(公告)号：CN114446909A
公开(公告)日：2022-05-06
申请号：CN202111288167.9
申请日：2021-11-02
Applicant: 三星电子株式会社
Abstract: 一种集成电路装置包括：下基板；外围电路结构，其包括形成在下基板中的多个天线二极管；以及导电板，其包括拼块区域和围绕拼块区域的边缘区域。导电板覆盖外围电路结构的至少一部分。存储器单元阵列结构在竖直方向上隔着导电板的拼块区域与外围电路结构交叠。多个旁路布线结构连接在多个天线二极管与导电板之间。多个天线二极管优选位于导电板的边缘区域下方。
-
Patent Agency Ranking
公开(公告)号：CN114361177A
公开(公告)日：2022-04-15
申请号：CN202111192282.6
申请日：2021-10-13
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：模制结构，包括堆叠在第一基底上的栅电极；沟道结构，穿透模制结构的第一区域，以与栅电极交叉；第一贯穿结构，穿透模制结构的第二区域；以及第二贯穿结构，穿透模制结构的第三区域。模制结构还包括：存储器单元块，在第一方向上延伸，并且在第二方向上间隔开；以及虚设块，在第一方向上延伸，并且设置在存储器单元块之间。存储器单元块和虚设块中的每个包括布置在第一方向上的单元区域和延伸区域。第一区域是存储器单元块中的一个存储器单元块的单元区域，第二区域是存储器单元块中的所述一个存储器单元块的延伸区域，并且第三区域是虚设块的延伸区域。
-
公开(公告)号：CN107958869B
公开(公告)日：2021-11-12
申请号：CN201710804253.8
申请日：2017-09-08
Applicant: 三星电子株式会社
IPC: H01L21/764 , H01L27/11524 , H01L27/1157
Abstract: 提供了一种存储器装置。存储器装置可以包括：栅极结构，包括在基底上交替地堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在所述多个栅电极层的各个下部上，分别从所述多个绝缘层延伸；多个接触件，分别连接到在蚀刻停止层的上部上方的所述多个栅电极层，其中，所述多个蚀刻停止层中的各个蚀刻停止层包括在其中的气隙。
-
公开(公告)号：CN112767987A
公开(公告)日：2021-05-07
申请号：CN202010639768.9
申请日：2020-07-06
Applicant: 三星电子株式会社
IPC: G11C16/08 , G11C16/24 , G11C16/10 , G06F12/0882
Abstract: 提供了一种闪存装置和计算装置。所述闪存装置包括：第一垫；第二垫；第三垫；存储器单元阵列；行解码器块；缓冲器块，存储通过第一垫从外部半导体芯片接收的命令和地址，并且将地址提供到行解码器块；页缓冲器块，通过位线连接到存储器单元阵列，通过数据线连接到第三垫，并且通过数据线和第三垫与外部半导体芯片交换数据信号；以及控制逻辑块，从缓冲器块接收命令，通过第二垫从外部半导体芯片接收控制信号，并且基于接收的命令和接收的控制信号控制行解码器块和页缓冲器块。
-
公开(公告)号：CN112630629A
公开(公告)日：2021-04-09
申请号：CN202011008040.2
申请日：2020-09-23
Applicant: 三星电子株式会社
IPC: G01R31/317 , H01L23/544
Abstract: 一种半导体器件包括第一半导体芯片、第二半导体芯片、感测线和检测电路。第一半导体芯片包括位线、字线、电连接到位线的第一接合垫、电连接到字线的第二接合垫、以及电连接到位线和字线的存储单元。第二半导体芯片包括电连接到第一接合垫的第三接合垫、电连接到第二接合垫的第四接合垫以及输入/输出电路。输入/输出电路经由第三接合垫和第四接合垫将数据写到存储单元。感测线沿着第一半导体芯片和第二半导体芯片中的至少一个的边缘部分延伸。检测电路在第二半导体芯片中，并且可以使用感测线检测来自第一半导体芯片和第二半导体芯片中的至少一个的缺陷。
-
公开(公告)号：CN106328199B
公开(公告)日：2021-03-09
申请号：CN201610518434.X
申请日：2016-07-04
Applicant: 三星电子株式会社
Abstract: 存储设备提供如下。存储单元区包括多个块，每个块包括多个NAND串。控制逻辑基于相对于存储单元区的第一边缘的第一距离和相对于存储单元区的第二边缘的第二距离中较小的距离将所述多个块划分成多个块区，并且使用用于操作的操作参数的多个偏置集来控制对存储单元区执行的操作。每个偏置集与块区之一相关联。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.033 seconds)
