-
公开(公告)号：CN112084059A
公开(公告)日：2020-12-15
申请号：CN202010488607.4
申请日：2020-06-02
Applicant: 三星电子株式会社
Abstract: 错误校正电路包括错误校正码(ECC)存储器和ECC引擎。ECC存储器存储至少部分地由生成矩阵表示的ECC。ECC引擎利用ECC基于主要数据产生奇偶性数据，并且利用奇偶性数据检测和/或校正从存储器单元阵列读取的主要数据中的至少一个错误位。主要数据包括被划分至多个子数据单元中的多个数据位。ECC包括被划分至对应于子数据单元的多个码组中的多个列矢量。列矢量具有被配置为将误校正位和多个错误位收集在一个符号中的元素，并且由于主要数据中的多个错误位而产生误校正位。
-
公开(公告)号：CN110995289A
公开(公告)日：2020-04-10
申请号：CN201911179754.7
申请日：2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号：CN110942798A
公开(公告)日：2020-03-31
申请号：CN201910062193.6
申请日：2019-01-23
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。所述半导体存储器件包括：存储单元阵列，包括多个动态存储单元；ECC引擎，被配置为对来自存储单元阵列的读取数据中的至少一个错误进行纠正；以及测试电路，被配置为在半导体存储器件的测试模式下，通过将测试模式数据写入存储单元阵列中并通过从存储单元阵列读取与测试模式数据对应的测试结果数据，来对存储单元阵列执行测试。测试电路被配置为：在测试模式下，当测试结果数据包括第一数目的至少一个错误位时，将指示第三数目的错误位的测试结果信号输出到半导体存储器件的外部，第三数目是通过将第一数目减去第二数目获得的。第二数目对应于ECC引擎能够纠正的错误位的数目。
-
公开(公告)号：CN108153609A
公开(公告)日：2018-06-12
申请号：CN201711248279.5
申请日：2017-12-01
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号：CN110942798B
公开(公告)日：2024-06-11
申请号：CN201910062193.6
申请日：2019-01-23
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。所述半导体存储器件包括：存储单元阵列，包括多个动态存储单元；ECC引擎，被配置为对来自存储单元阵列的读取数据中的至少一个错误进行纠正；以及测试电路，被配置为在半导体存储器件的测试模式下，通过将测试模式数据写入存储单元阵列中并通过从存储单元阵列读取与测试模式数据对应的测试结果数据，来对存储单元阵列执行测试。测试电路被配置为：在测试模式下，当测试结果数据包括第一数目的至少一个错误位时，将指示第三数目的错误位的测试结果信号输出到半导体存储器件的外部，第三数目是通过将第一数目减去第二数目获得的。第二数目对应于ECC引擎能够纠正的错误位的数目。
-
Patent Agency Ranking
公开(公告)号：CN108122587B
公开(公告)日：2023-04-18
申请号：CN201711083163.0
申请日：2017-11-07
Applicant: 三星电子株式会社
Abstract: 提供一种半导体存储器装置的擦除控制器和半导体存储器装置。一种半导体存储器装置的擦除控制器包括擦除地址产生器和弱码字地址产生器。擦除地址产生器在第一擦除模式下产生针对多个存储体阵列中的第一存储体阵列中的所有码字的擦除地址。擦除地址与正常擦除操作相关联，并响应于内部擦除信号和擦除命令而改变。弱码字地址产生器在第二擦除模式下产生针对第一存储体阵列中的弱码字的弱码字地址。弱码字地址与弱擦除操作相关联，并响应于内部擦除信号而产生。
-
公开(公告)号：CN113010346B
公开(公告)日：2023-01-13
申请号：CN202110263452.9
申请日：2017-12-01
Applicant: 三星电子株式会社(KR)
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号：CN115497550A
公开(公告)日：2022-12-20
申请号：CN202210035196.2
申请日：2022-01-13
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置包括缓冲器裸片和多个存储器裸片。每个存储器裸片包括存储器单元阵列、纠错码(ECC)引擎和测试电路。存储器单元阵列包括多个存储器单元行，每个存储器单元行包括多个易失性存储器单元。测试电路在测试模式下生成测试校正子和指示测试校正子的错误状态的预期的解码状态标志，接收由ECC引擎基于测试校正子来生成的测试奇偶校验数据和指示测试奇偶校验数据的错误状态的解码状态标志，并且基于测试校正子与测试奇偶校验数据的比较以及预期的解码状态标志与解码状态标志的比较来确定ECC引擎是否具有缺陷。
-
公开(公告)号：CN114388047A
公开(公告)日：2022-04-22
申请号：CN202111209052.6
申请日：2021-10-18
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 一种半导体存储器装置包括存储器单元阵列、纠错码(ECC)电路以及控制ECC电路的控制逻辑电路。存储器单元阵列包括存储器单元以及正常单元区域和奇偶校验单元区域。在正常模式下，ECC电路接收主数据，对主数据执行ECC编码以生成奇偶校验数据，并且将主数据和奇偶校验数据存储在正常单元区域和奇偶校验单元区域中。在测试模式下，ECC电路接收包括至少一个错误比特的测试数据，将测试数据存储在正常单元区域和奇偶校验单元区域之一中，并且对主数据和奇偶校验数据之一以及测试数据执行ECC解码以将解码结果数据提供给外部装置。
-
公开(公告)号：CN113010346A
公开(公告)日：2021-06-22
申请号：CN202110263452.9
申请日：2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.03 seconds)
