-
公开(公告)号：CN110246530B
公开(公告)日：2023-07-11
申请号：CN201910107693.7
申请日：2019-02-01
申请人： 意法半导体国际有限公司
IPC分类号： G11C11/419
摘要： 本文中公开了一种存储器电路，其包括：驱动虚设字线的虚设字线驱动器、耦合到虚设位线和虚设互补位线的虚设存储器单元、以及耦合到虚设字线以从虚设字线驱动器向虚设存储器单元的输入传递字线信号的传输门。晶体管在传输门与虚设存储器单元中沿着虚设字线最靠近传输门的给定虚设存储器单元的成对通过门之间耦合到虚设字线。复位信号输出耦合到虚设互补位线。晶体管用于降低虚设字线上的电压，并且指示所测量的虚设周期的结束的复位信号在复位信号输出处被生成。
-
公开(公告)号：CN110276235B
公开(公告)日：2023-06-16
申请号：CN201910072433.0
申请日：2019-01-25
申请人： 意法半导体公司 , 意法半导体国际有限公司
摘要： 本公开的实施例涉及通过感测瞬态事件和连续事件的智能装置的情境感知。分布式计算系统用于自主地了解智能装置的环境情境中的人工智能。原始情境数据由与智能装置相关联的传感器检测。原始情境数据由智能装置预处理，并且然后被提供至基于云的服务器以进行进一步处理。在基于云的服务器处，各种特征数据集合从经预处理的情境数据而获得。各种特征数据集合被与对应的分类参数相比较，以确定在情境中发生的连续事件的分类和/或瞬态事件的分类(如果有的话)。连续事件和瞬态事件的所确定的分类将被用于自主地配置智能装置或者另一相关智能装置，以适应情境。
-
公开(公告)号：CN116203083A
公开(公告)日：2023-06-02
申请号：CN202211543632.3
申请日：2022-11-30
申请人： 意法半导体股份有限公司 , 意法半导体国际有限公司
发明人： M·贾科米尼 , F·E·C·迪塞格尼 , R·纳尔沃 , P·K·赛尼 , M·哈雷什巴·尼兰贾尼
IPC分类号： G01N27/20
摘要： 本公开涉及半导体管芯裂纹检测器。提供了一种用于检测半导体管芯中的结构缺陷的组件。该组件包括缺陷检测传感器和微控制器。缺陷检测传感器包括半导体管芯中导电材料的多个电阻路径，每个电阻路径具有第一端和第二端，并且靠近半导体管芯的周边延伸。缺陷检测传感器包括多个信号产生结构，每个信号产生结构耦接到相应的电阻路径，并被配置为向电阻路径提供测试信号。微控制器被配置成控制信号产生结构以生成测试信号，获取每个电阻路径中的测试信号，通过对所获取的测试信号执行分析来测试电阻路径的电特性，并基于所获取的测试信号的分析结果来检测半导体管芯中结构缺陷的存在。
-
公开(公告)号：CN116070192A
公开(公告)日：2023-05-05
申请号：CN202211338499.8
申请日：2022-10-28
申请人： 意法半导体应用有限公司 , 意法半导体国际有限公司
摘要： 本公开的各实施例总体上涉及针对多个开发端口的中央控制器。一种片上系统，包括针对被配置为接收第一开发工具的第一开发端口的第一端口控制器以及针对被配置为接收第二开发工具的第二开发端口的第二端口控制器。片上系统还包括与第一端口控制器通信的中央控制器、第二端口控制器和安全子系统。中央控制器被配置为管理安全子系统和第一开发工具之间的身份验证交换以及安全子系统和第二开发工具之间的身份验证交换。
-
公开(公告)号：CN109785893B
公开(公告)日：2023-05-02
申请号：CN201711172021.1
申请日：2017-11-22
申请人： 意法半导体国际有限公司 , 意法半导体股份有限公司 , 意法半导体(格勒诺布尔2)公司
IPC分类号： G11C29/42
摘要： 应用数据以及与该应用数据相关联的纠错码(ECC)校验位存储在第一存储器中。ECC校验位而不是应用数据存储在第二存储器中。响应于从第一存储器读取应用数据的请求，也从第一存储器读取ECC校验位并用于检测、以及可能纠正所读取应用数据中的错误。进一步从第一存储器和第二存储器输出ECC校验位以用于逐位比较。响应于逐位比较的失败，产生指示了第一存储器和第二存储器的一个或另一个或两者的可能故障的信号。
-
公开(公告)号：CN115964215A
公开(公告)日：2023-04-14
申请号：CN202310039589.5
申请日：2018-10-30
申请人： 意法半导体股份有限公司 , 意法半导体国际有限公司
IPC分类号： G06F11/07
摘要： 本公开涉及包括用于误差校正电路的响应管理器的存储器架构。存储器包括接收数据分组的误差校正电路系统，输出指示在数据分组中存在或不存在可校正误差的可校正误差标志，并输出指示在数据分组中存在或不存在不可校正误差的不可校正误差标志。若可校正误差标志指示可校正误差存在，可用性模式中操作的响应管理器生成指示可校正误差存在的输出，且若不可校正误差标志指示不可校正误差存在，生成指示不可校正误差存在的输出。覆盖模式中，若可校正误差标志指示可校正误差存在，响应管理器生成指示可校正误差潜在地存在、但是应当被当作不可校正误差来处置的输出，且如果若不可校正误差标志指示不可校正误差存在，生成指示不可校正误差存在的输出。
-
公开(公告)号：CN110598492B
公开(公告)日：2023-03-28
申请号：CN201911019658.6
申请日：2015-07-06
申请人： 意法半导体国际有限公司
发明人： N·科迪尔
摘要： 本申请涉及对近场通信NFC设备进行相位校准的方法、设备和系统。所述方法包括：接收由NFC信号发生器设备生成的参考信号；生成有源负载调制信号，所述有源负载调制信号具有相对于所述NFC信号发生器设备的所述参考信号的相位差，所述相位差由所述NFC设备的寄存器提供；测量在所述NFC设备的天线处所存在的测试信号的振幅，所述测试信号通过使所述参考信号与所述有源负载调制信号叠加而产生；修改所述寄存器的值，直到所测量的振幅满足预定义条件；以及存储与满足所述预定义条件的所述寄存器的值相对应的选定值。
-
公开(公告)号：CN109379060B
公开(公告)日：2023-02-28
申请号：CN201811174600.4
申请日：2015-08-28
申请人： 意法半导体国际有限公司
摘要： 本公开涉及对于过程、温度和电压变化而具有稳定频率的CMOS振荡器。时钟信号生成电路被配置为生成具有跨越多个运行条件的变化而被保持的频率的时钟信号，多个运行条件的变化例如供应电压、温度以及处理时间的改变。在实施例中，PVT补偿的CMOS环形振荡器的生成的时钟信号的频率扩展被配置用于补偿供应电压的变化以及用于经由过程和温度补偿电路来补偿过程和温度的变化。PVT补偿的CMOS环形振荡器包括经调节的电压供应电路，以生成抵抗由于总供应电压的改变而导致的变化的供应电压。
-
公开(公告)号：CN115705864A
公开(公告)日：2023-02-17
申请号：CN202210955667.1
申请日：2022-08-10
申请人： 意法半导体(克洛尔2)公司 , 意法半导体国际有限公司
摘要： 本发明的各个实施例涉及具有选通子阵列操作的模块化存储器架构。一种存储器电路包括存储器单元阵列，该存储器单元阵列布置有连接到存储数据的较低有效位的第一子阵列的第一字线和连接到存储数据的较高有效位的第二子阵列的第二字线。耦接到第一字线和第二字线的行解码器电路生成字线信号。字线选通电路被配置为响应于最大值信号的断言而选择性地选通字线信号向第二子阵列的第二字线的传递。数据修改电路对从存储器单元阵列读取的数据执行数学操作，并且如果对来自第一子阵列的数据的较低有效位所执行的数学操作而产生最大数据值，则断言最大值信号。
-
公开(公告)号：CN115701876A
公开(公告)日：2023-02-14
申请号：CN202210882726.7
申请日：2022-07-26
申请人： 意法半导体国际有限公司
摘要： 本公开的实施例涉及针对基于锁存器的存储器来减少面积的ATPG测试方法。本文公开了逻辑电路和技术，逻辑电路和技术用于操作该硬件，以使得能够从锁存器构建先进先出(FIFO)缓冲器，同时允许对那些锁存器的使能引脚进行固定1(stuck‑at‑1)故障测试，以及测试通过FIFO缓冲器的各个点处的数据路径。
-
-
-
-
-
-
-
-
-
搜索结果
614 条记录 (耗时 0.055 秒)
