处理系统、相关集成电路、设备和方法

    公开(公告)号:CN114629739B

    公开(公告)日:2024-06-28

    申请号:CN202111498067.9

    申请日:2021-12-09

    摘要: 本公开的实施例涉及处理系统、相关集成电路、设备和方法。一种设备,其具有多个CAN XL通信系统、总线和开关电路。总线具有传输节点和接收节点,并且从每个CAN XL通信系统接收对应的第二传输信号,并且驱动传输节点处的逻辑电平以作为第二传输信号的逻辑电平的函数,并且向每个CAN XL通信系统提供具有逻辑电平对应的第二接收信号,该逻辑电平被确定为接收节点处的逻辑电平的函数。开关电路支持多种模式。在第一模式下,开关电路被配置为将CAN XL通信系统的NRZ编码传输信号作为第二传输信号提供给总线系统,并且将从总线接收到的对应第二接收信号提供给CAN XL通信系统的CAN XL协议控制器。

    电子设备、对应的总线通信系统以及配置总线通信系统的方法

    公开(公告)号:CN117499171A

    公开(公告)日:2024-02-02

    申请号:CN202310947403.6

    申请日:2023-07-31

    发明人: F·伦尼格

    IPC分类号: H04L12/40

    摘要: 一种电子设备,包括:CAN协议控制器、被配置成耦合到差分总线的第一段的第一通信端口,以及被配置成耦合到差分总线的第二段的第二通信端口。第一CAN收发器电路被耦合到CAN协议控制器,并且被配置成接收第一CAN传输信号和传输第一CAN接收信号。第一CAN收发器被配置成:基于第一CAN传输信号来驱动差分总线的第一段处的差分电压,并且感测差分总线的第一段处的差分电压。第二通信端口响应于控制信号被解除断言而被启用,并且响应于控制信号被断言而被禁用。

    处理系统、相关集成电路、设备和方法

    公开(公告)号:CN117271232A

    公开(公告)日:2023-12-22

    申请号:CN202310731330.7

    申请日:2023-06-20

    IPC分类号: G06F11/22 G06F11/10

    摘要: 本公开实施例涉及处理系统、相关集成电路、设备和方法。在实施例中,当处理系统接通时,复位管理电路执行复位、配置和软件运行时阶段,其中一个或多个微处理器在相应开始地址处开始。在配置阶段,电路从非易失性存储器中读取引导记录,并且将其存储到寄存器。电路从非易失性存储器中依次读取配置数据的数据记录,并且为每个数据记录生成写入请求,以将相应数据记录的数据存储到具有在相应数据记录中指示的相关联的地址数据的第二电路。处理系统处理引导记录和由第二电路提供的引导配置数据,以选择性地在默认开始地址处或由引导配置数据指示的开始地址处开始预定微处理器,或者在由引导记录指示的相应开始地址处开始一个或多个微处理器。

    处理系统、相关集成电路以及设备和方法

    公开(公告)号:CN116893930A

    公开(公告)日:2023-10-17

    申请号:CN202310334747.X

    申请日:2023-03-31

    IPC分类号: G06F11/14 G06F11/22 G06F1/28

    摘要: 本公开涉及处理系统、相关集成电路以及设备和方法。在一个示例中,处理系统包括:复位电路,被配置为接收复位请求信号和一个或多个额外复位请求信号,其中所述一个或多个额外复位请求信号由处理系统的端子、处理核心和/或一个或多个额外电路提供,并且通过将所述复位请求信号和所述一个或多个额外复位请求信号组合来生成组合复位请求信号;以及硬件测试电路,针对所述一个或多个额外复位请求信号中的每一个包括:相应的第一组合电路,被配置为选择性地确立相应的所述额外复位请求信号;第二组合逻辑电路,被配置为选择性地屏蔽所述组合复位请求信号;以及控制电路,被配置为在诊断阶段期间重复操作。

    电路、对应系统、车辆和操作方法

    公开(公告)号:CN113760027B

    公开(公告)日:2023-08-18

    申请号:CN202110615817.X

    申请日:2021-06-02

    IPC分类号: G05F1/56

    摘要: 本公开涉及电路、相应系统、车辆和操作方法。例如,一种实施例驱动器电路包括:电源引脚,被配置为接收电源电压;以及控制引脚集合,被配置为提供控制信号集合,用于控制H桥电路的开关集合的开关,H桥电路包括一对高侧开关和一对低侧开关。驱动器电路包括:控制电路装置,耦合至控制引脚并被配置为生成控制信号;以及感测电路装置,耦合至电源引脚并被配置为生成指示电源电压超过阈值的检测信号。控制电路装置对检测信号敏感,并且被配置为生成控制信号以激活一对高侧开关和一对低侧开关中的一对并且解除激活一对高侧开关和一对低侧开关中的另一对。

    处理系统、相关集成电路、设备以及方法

    公开(公告)号:CN115617565A

    公开(公告)日:2023-01-17

    申请号:CN202210817959.9

    申请日:2022-07-12

    IPC分类号: G06F11/10 G06F13/16

    摘要: 本公开的实施例涉及处理系统、相关集成电路、设备以及方法。该处理系统包括:微处理器,发送读取请求或发送包括第二数据的写入请求;存储器控制器,从存储器读取第三数据;安全监控电路,包括接收数据位和相应的纠错码ECC位的错误检测电路;资源和通信系统。安全监控电路计算另外的ECC位并比较计算出的ECC位与接收到的ECC位而生成错误信号。故障收集和错误管理电路接收来自安全监控电路的错误信号。安全监控电路包括:测试电路,向错误检测电路提供经修改的数据位和/或经修改的ECC位,错误检测电路根据连接性测试控制信号使错误信号生效;连接性测试控制电路,包括经由微处理器可编程的控制寄存器,根据控制寄存器的内容来生成连接性测试控制信号。

    用于检查来自通信总线的帧的设备和方法

    公开(公告)号:CN113438139B

    公开(公告)日:2022-12-16

    申请号:CN202110241466.0

    申请日:2021-03-04

    发明人: F·伦尼格

    摘要: 本公开的实施例涉及用于检查来自通信总线的帧的设备和方法。根据实施例,一种方法包括:确定从通信总线接收的帧是否根据特定通信协议被编码并且被寻址到特定电子设备;当帧基于所述确定根据所述特定通信协议被编码并且被寻址到特定电子设备时,增加帧计数值,其中增加帧计数值包括增加具有第一比特深度的模运算计数器电路的计数,并且帧计数值被约束到模运算计数器电路的模值;基于将帧计数值与阈值进行比较来设置帧计数状态比特,并且在通信总线之上传输包括帧计数器状态比特的帧,并且在监测时间间隔结束时重置帧计数值。

    处理系统、相关集成电路、设备和方法

    公开(公告)号:CN115221084A

    公开(公告)日:2022-10-21

    申请号:CN202210400090.8

    申请日:2022-04-15

    IPC分类号: G06F13/28 G06F9/30

    摘要: 本公开的各实施例涉及处理系统、相关集成电路、设备和方法。一种处理系统包括安全监测电路,安全监测电路被配置为通过监测微处理器操作、存储器控制器和/或资源来生成误差信号。系统还包括故障收集子电路,每个故障收集子电路包括一个或多个误差组合电路,每个误差组合电路包括第一可编程寄存器并且被配置为接收误差信号的子集,确定误差信号是否被断言,并且将标识经断言的误差信号的误差状态数据存储到第一寄存器。每个误差组合电路被配置为从第一寄存器读取启用数据并且生成组合误差信号。误差管理电路包括第二可编程寄存器并且被配置为接收组合误差信号,从第二寄存器读取路由数据,并且为每个微处理器生成误差信号。