-
公开(公告)号：CN103761072B
公开(公告)日：2016-08-31
申请号：CN201410046664.1
申请日：2014-02-10
Applicant: 东南大学
IPC: G06F9/30
Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构，包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件：作为连接系统控制内核和可重构阵列的共享寄存器，不仅满足系统对可重构架构调用时的参数传递问题，而且作为阵列上每个单元都可以连接的寄存器，拥有可重构阵列中最大的扇出系数；本地寄存器文件：作为重构处理单元的私有寄存器，数据仅供自己使用；分布式寄存器文件：作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计，解决可重构计算过程中阵列数据的寄存和传输问题，提高阵列中数据变量存储效率和可重构计算性能。
-
公开(公告)号：CN105677582A
公开(公告)日：2016-06-15
申请号：CN201610098958.8
申请日：2016-02-24
Applicant: 东南大学
IPC: G06F12/0811 , G06F12/0884
CPC classification number: G06F12/0811 , G06F12/0884
Abstract: 本发明公开了一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现方法，其包括系统总线、配置信息总线、外部存储器、片外存储接口、中断控制器、微处理器、共享存储器(即第三级配置缓存控制器)、多可重构处理器、片内外数据传输控制器、片外配置信息存储器、处理单元重构控制器，该处理方法在原有的缓存结构上增加了层次化多模式的配置传输控制器，控制可重构处理器进行配置的传输。本发明通过缓存控制器层次化结构优化了存储资源利用率，且通过多模式传输降低了配置管理复杂度。
-
公开(公告)号：CN105424030A
公开(公告)日：2016-03-23
申请号：CN201510825298.4
申请日：2015-11-24
Applicant: 东南大学
CPC classification number: G01C21/165 , G01C21/206 , G01S5/02 , G01S5/0257 , H04W4/021 , H04W84/06 , G01C21/005
Abstract: 本发明公开了一种基于无线指纹和MEMS传感器的融合导航装置和方法，无线信号强度数据采集和处理模块获取待测目标的第一位置信息，传感器数据采集和处理模块根据所述待测目标的状态变化信息获取待测目标的第二位置信息，数据融合模块将第一位置信息和第二位置信息进行融合，并将所述融合结果反馈给所述无线信号强度数据采集和处理模块和所述传感器数据采集和处理模块进行下一时刻的数据处理。本发明的基于无线指纹和MEMS传感器的融合导航装置和方法解决了现有的定位方案尤其是室内定位方案所存在的定位性能较差的问题，达到提升导航精度和整个系统处理速度的效果。
-
公开(公告)号：CN104933008A
公开(公告)日：2015-09-23
申请号：CN201510355175.9
申请日：2015-06-24
Applicant: 东南大学
IPC: G06F15/16
Abstract: 本发明公开了一种可重构系统和可重构阵列结构及其应用，包括：输入和输出单元，通过二者使数据在计算阵列的行结构之间传递；计算单元行，由多个算术逻辑单元组成，算术逻辑单元接受配置，实现相应计算功能；互连单元，由行输入多路选择器和置换网络构成，行输入多路选择器负责选择输入送到置换网络，置换网络负责对输入按任意无重复模式进行置换并输出；查找表单元，根据每行可重构单元的输出结果进行查表操作，将查表结果输出至下一行。本发明提供了一种适用于分组密码算法的可重构阵列结构，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。
-
公开(公告)号：CN104713783A
公开(公告)日：2015-06-17
申请号：CN201510166392.3
申请日：2015-04-09
Applicant: 东南大学
IPC: G01N3/08
Abstract: 本发明公开了一种检测沥青自愈合强度的方法，主要通过采用胶带和模具制作标准化的沥青膜，然后用试验机进行拉伸破坏实验，记录沥青薄膜剥离时的力-位移曲线，计算破坏力特征值即可得到沥青的自愈合强度指标。根据界面力学、沥青粘弹性力学原理和大量试验数据的时间温度特性分析，本发明的实验数据拟合符合高分子聚合物的自愈合强度理论，验证了试验结果的正确性。最后，本发明的自愈合强度评价指标简化为破坏力的平均值，该指标准确反映了沥青的自愈合强度，说服力强，且省时方便，直观方便，适用范围广。
-
Patent Agency Ranking
公开(公告)号：CN102946247B
公开(公告)日：2015-03-18
申请号：CN201210442638.1
申请日：2012-11-08
Applicant: 东南大学
IPC: H03K23/00
Abstract: 一种串行数字音频总线I2S接口时钟电路的分频电路，包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；步骤1）DIV_GEN根据I2S主时钟MCLK频率值Fmclk、采样频率FWS即字段选择信号WS信号的频率、采样位数ws_length，计算出分频因子N1和N2两个值，其中N1的值为偶数；步骤2）N1和N2输入到SCLK_GEN，由SCLK_GEN产生串行时钟SCLK；步骤3）SCLK输入到WS_GEN，由WS_GEN产生WS；WS_GEN是一个可配置分频器，分频值N=ws_length×2。本发明利用两个分频因子，对MCLK分频得到非等周期的SCLK，进而再产生相应的WS信号，减少PLL电路以及额外晶振的使用，达到降低成本和减少面积。
-
公开(公告)号：CN102591657B
公开(公告)日：2014-06-25
申请号：CN201110448438.2
申请日：2011-12-29
Applicant: 东南大学
IPC: G06F9/44
Abstract: 一种基于CPU及DSP协同机制的GUI系统实现方法，适用于工业控制和消费类电子产品中，结合CPU的控制能力和DSP的并行处理能力，提高图形用户接口系统的美观度、灵活性和性能。该系统包含CPU和DSP两个部分，其中CPU主要负责整个GUI系统的流程控制，包括与外围设备以及其他模块的交互，DSP则负责涉及到复杂计算的视频编解码、图片解码以及图片渲染等任务。采用共享内存的方式来完成CPU与DSP之间的数据传递，并通过总线以消息包的方式通知对方，从而到达同步的目的。
-
公开(公告)号：CN103761072A
公开(公告)日：2014-04-30
申请号：CN201410046664.1
申请日：2014-02-10
Applicant: 东南大学
IPC: G06F9/30
Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构，包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件：作为连接系统控制内核和可重构阵列的共享寄存器，不仅满足系统对可重构架构调用时的参数传递问题，而且作为阵列上每个单元都可以连接的寄存器，拥有可重构阵列中最大的扇出系数；本地寄存器文件：作为重构处理单元的私有寄存器，数据仅供自己使用；分布式寄存器文件：作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计，解决可重构计算过程中阵列数据的寄存和传输问题，提高阵列中数据变量存储效率和可重构计算性能。
-
公开(公告)号：CN103607199A
公开(公告)日：2014-02-26
申请号：CN201310624220.7
申请日：2013-11-27
Applicant: 东南大学
Abstract: 本发明公开了一种快速锁定全数字逐次逼近寄存器延时锁定环，采用可复位数控延时链将输入时钟与控制器工作时钟之间的分频比降低至1，同时采用2-b逐次逼近寄存器算法将搜索循环次数降低50%，从而达到超快速锁定的目的。本发明的电路包括前置电路、数控延时链、相位合成电路、2-b逐次逼近寄存器控制器、相位判断电路和复位脉冲产生电路。本发明电路可锁定频率范围为100MHz至400MHz，锁定时间为5个时钟周期，锁定后输出50%占空比的时钟信号并且彻底避免了谐波锁定的发生。
-
公开(公告)号：CN103560786A
公开(公告)日：2014-02-05
申请号：CN201310596163.6
申请日：2013-11-21
Applicant: 东南大学
Abstract: 本发明公开了一种全数字逐次逼近寄存器式快速锁定延时锁定环，电路结构的创新之处在于采用可复位数控延时链将输入时钟与控制器工作时钟之间的分频比降低至1，同时采用2-b逐次逼近寄存器算法将搜索循环次数降低50%，从而达到快速锁定的目的。本发明的电路包括前置电路、数控延时链、相位合成电路、2-b逐次逼近寄存器控制器、相位判断电路和复位脉冲产生电路。实验证明本发明电路可锁定频率范围为100MHz至400MHz，锁定时间为5个时钟周期，锁定后输出50%占空比的时钟信号并且彻底避免了谐波锁定的发生。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.022 seconds)
