一种基于遗传算法的效率优化电源控制方法

    公开(公告)号:CN109004830A

    公开(公告)日:2018-12-14

    申请号:CN201810743734.7

    申请日:2018-07-09

    Applicant: 东南大学

    Abstract: 一种基于遗传算法的效率优化电源控制方法,基于包括前级Buck-Boost电路、后级定频LLC调压电路、采样电路、采样放大隔离电路以及以微控制器为控制核心的控制电路构成的控制系统。采样得到系统调节过程中有关效率的评价因素,包括后级输出电压Vo和输出电流Io,前级输入电压Vin和输入电流Iin。遗传算法模块根据评估利用不同计算参数k计算出的控制参数对效率的影响,最终迭代得到最适应于该系统的的计算参数k,使得系统的工作效率达到最优。当系统负载发生变化时系统使用查找表(LUT)记录负载和输出电压对应的LLC拓扑电路中,上下管的开关死区时间。这样在负载切换时,便可以直接查找并读取对应的死区时间。

    一种基于步幅和数据相关性的数据预取器及其预取方法

    公开(公告)号:CN106021128B

    公开(公告)日:2018-10-30

    申请号:CN201610374345.2

    申请日:2016-05-31

    Abstract: 本发明公开了一种基于步幅和数据相关性的数据预取器及其预取方法,所述预取器包括步幅预取表、历史数据表、数据队列;所述预取方法通过步幅预取表和历史数据表对二级缓存未命中进行检测,判断是否进入预取状态,相应的在数据队列中添加预取请求,并对向外存访问接口发出预取信号进行预取。所述预取器及其预取方法在步幅预取方案的基础上增加关联性预取的技术特点,减少步幅预取方案的训练过程,从而提高步幅预取方案的预取覆盖率,实现性能提升并且节省了大量存储空间。

    一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法

    公开(公告)号:CN105914233B

    公开(公告)日:2018-09-18

    申请号:CN201610365220.3

    申请日:2016-05-26

    Applicant: 东南大学

    Abstract: 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法。晶体管含N型漏极,N型漏极上设有N型外延层,再设第一、二条形P型体区、第一P型体区,在第一P型体区内设有至少2个沟槽栅、重掺杂N型源极及第二P型体区,在沟槽栅的上端设有第一场氧化层,重掺杂N型源极位于第一P型体区的上部且限制在沟槽栅之间,第二P型体区位于重掺杂N型源极的下方且通过第一接触金属与源极金属层连接。方法是在衬底生长N型外延层,蚀出深沟槽,制作第一、第二条形P型体区,再制作沟槽栅、第一P型体区、重掺杂N型源极,然后淀积铝形成源极金属层和第一接触金属,最后制作N型漏极。本发明能有效改善体二极管的反向恢复特性并能提高器件的可靠性。

    一种绝缘栅双极型晶体管的关断性能提升方法

    公开(公告)号:CN105702720B

    公开(公告)日:2018-07-20

    申请号:CN201610061042.5

    申请日:2016-01-28

    Applicant: 东南大学

    Abstract: 一种绝缘栅双极型晶体管结构,包括集电极金属、P型集电区、N型基极区,N型基极区表面有N型载流子存储层及沟槽柵,沟槽柵将N型载流子存储层分割成条状,条状N型载流子存储层表面存在均匀分布的块状P型体区,块状载流子存储层上设有与第一类型柵氧化层连接的第二类型柵氧化层,第二类型柵氧化层上设有与第一多晶硅柵连接的第二多晶硅柵,块状P型体区表面存在P型源区、N型源区,并与发射极金属连接,其特征在于,块状载流子存储层表面设有与块状P型体区连接的轻掺杂浅P阱,在器件导通时,栅极加正栅压,轻掺杂浅P阱被完全耗尽,实现注入效率增强效应,使器件具有较小的导通压降;在器件关断时,轻掺杂浅P阱不被完全耗尽,形成导电沟道,加快器件关断速度。

    一种低导通电阻功率半导体器件

    公开(公告)号:CN107910357A

    公开(公告)日:2018-04-13

    申请号:CN201711007210.3

    申请日:2017-10-24

    Applicant: 东南大学

    Abstract: 一种低导通电阻功率半导体器件,其特征在于,在P型体区内横向设有凹槽且所述凹槽向N型漂移区延伸、经过高压N型区后进入N型漂移区,最终止于浅槽隔离区的边界,在P型体区的表面以及凹槽的底部和侧壁依次注硼、注磷、生长二氧化硅层1和二氧化硅层2,并分别由此形成P型源区、N源型区,隔离氧化层和栅氧化层,在P型源区的表面及N型源区的一部分表面上设有源极金属接触,在栅氧化层的表面设有多晶硅栅极,所述多晶硅栅极的中间部分向下延伸至凹槽底部的栅氧化层的上表面,所述隔离氧化层将源极金属接触和多晶硅栅极隔开。本发明结构与传统的功率半导体器件相比,在保持较高的击穿电压的同时,能得到极低的导通电阻,并具有较高的可靠性。

    集成在高低压隔离结构上的自举结构及自举电路

    公开(公告)号:CN107910326A

    公开(公告)日:2018-04-13

    申请号:CN201711031515.8

    申请日:2017-10-27

    Applicant: 东南大学

    Abstract: 一种集成在高低压隔离结构上的自举结构及自举电路。自举结构包括兼做高低压隔离结构衬底的第一掺杂类型衬底、兼做漂移区的第二掺杂类型漂移区及兼做衬底接触阱的第一掺杂类型衬底接触阱,在第一掺杂类型衬底接触阱内设有作为衬底接触电极的第一掺杂类型接触区,在第二掺杂类型漂移区上分别设有自举结构正电极和自举结构负电极,自举结构正电极为设在第二掺杂类型漂移区内的一个第二掺杂类型接触区,自举结构负电极为设在第二掺杂类型漂移区内的另一个第二掺杂类型接触区,自举结构正电极与第一掺杂类型接触区相邻。自举电路包括自举结构和自举电容,在自举结构正电极上连接有二极管,自举电容与自举结构负电极连接。

Patent Agency Ranking