片上系统的混合时钟树结构

    公开(公告)号:CN110569596B

    公开(公告)日:2023-05-23

    申请号:CN201910845557.8

    申请日:2019-09-02

    Abstract: 本发明提供了一种片上系统的混合时钟树结构,片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置,所述多个门控单元包括沿时钟信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元,各级门控单元的输出端口均设有H‑tree,所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。本发明可以根据时钟结构和负载情况,灵活的在时钟的不同分支门控之后建立规模相对较小的多棵H‑tree,在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树,使得多叉树产生的时钟树长度小于同层次之下H‑tree的时钟延迟,使得整个时钟树的延迟达到最短。

    一种优化集成电路可制造性的特殊图形规避方法及装置

    公开(公告)号:CN111177996A

    公开(公告)日:2020-05-19

    申请号:CN202010002981.9

    申请日:2020-01-02

    Abstract: 本发明公开了一种优化集成电路可制造性的特殊图形规避方法,所述集成电路后端流程包括设计数据输入,布图规划,布局,时钟树综合和布线五个基本步骤,在上述步骤完成后,对生成的集成电路版图进行分析,查找出芯片制造厂商制造成功率低于预设阈值的图形,并根据所述图形决定相关联标准单元在特定放置方向上不能相邻;然后根据后端流程步骤布线route完成后提取出来的版图图形结果,将形成的单元限制文件增补到设计数据输入init阶段的工艺厂商提供的文件列表里,重新进行设计数据的读入,接着重新进行整个后端的设计流程。本发明不需要修改工艺厂商以及EDA工具厂商所提供的工艺制造相关的文件,也不需要补充EDA工具厂商新的文件格式。

    片上系统的混合时钟树结构

    公开(公告)号:CN110569596A

    公开(公告)日:2019-12-13

    申请号:CN201910845557.8

    申请日:2019-09-02

    Abstract: 本发明提供了一种片上系统的混合时钟树结构,片上系统的时钟主干路径上的多个门控单元位于所述片上系统时钟结构的中心位置,所述多个门控单元包括沿时钟信号传播方向依次设置的第一级门控单元和第二级门控单元以及第三级门控单元,各级门控单元的输出端口均设有H-tree,所述第一级门控单元和所述第二级门控单元的输出端口处均以其输出端口为根节点形成有多叉树时钟树。本发明可以根据时钟结构和负载情况,灵活的在时钟的不同分支门控之后建立规模相对较小的多棵H-tree,在局部负载较小的时钟树分支上基于多叉树的方案产生时钟树,使得多叉树产生的时钟树长度小于同层次之下H-tree的时钟延迟,使得整个时钟树的延迟达到最短。

Patent Agency Ranking