-
-
公开(公告)号：CN114631148A
公开(公告)日：2022-06-14
申请号：CN202180006000.0
申请日：2021-08-31
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例公开了一种存储装置的编程方法、存储装置及存储系统，所述存储装置包括多个平面；所述方法包括：使用以第一步增量增加的编程电压，对所述多个平面中的至少两个平面进行编程；对所述至少两个平面进行验证，确定所述至少两个平面中存在验证异常的平面时，禁用验证异常的平面；在所述至少两个平面中存在平面被禁用时，使用以第二步增量增加的编程电压，对未被禁用的所述平面进行编程；其中，所述第二步增量小于所述第一步增量。
-
公开(公告)号：CN113571115A
公开(公告)日：2021-10-29
申请号：CN202110737525.3
申请日：2021-06-30
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种对存储器进行编程的方法：以第一编程电压对存储器进行第一次编程；验证第一次编程结果；统计第一次编程失败位数，并以第二编程电压对存储器进行第二次编程，第二编程电压大于第一编程电压；判断第一次编程的失败位数是否小于第一预设值，若否，则验证第二次编程结果；统计第二次编程的失败位数，并判断第二次编程的失败位数是否小于第二预设值，若否，则再次进行编程，直至失败位数小于第二预设值，其中，第二预设值小于第一预设值。本发明将第一预设值设置为较大的容值，根据第一次编程的失败位数是否小于第一预设值而判断编程是否成功，若成功，则不需要再进行第二次编程结果的验证，大大缩短了编程时间，且保证存储器的可靠性。
-
公开(公告)号：CN113035256A
公开(公告)日：2021-06-25
申请号：CN202110351844.0
申请日：2018-11-05
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据读取方法及装置、存储设备。所述方法包括：在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压；在读取阶段，向所述闪存器选择的字线施加用于读取数据的第二电压；所述在干扰抑制阶段，向闪存器选择的字线施加用于抑制读取干扰的第一电压，包括：在位于所述读取阶段之前的第一干扰抑制阶段，向所述闪存器选择的字线施加第一子电压；所述第一电压包括所述第一子电压；所述第一子电压高于所述第二电压。
-
Patent Agency Ranking
公开(公告)号：CN111758131A
公开(公告)日：2020-10-09
申请号：CN202080001162.0
申请日：2020-05-19
Applicant: 长江存储科技有限责任公司
Abstract: 一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的。
-
公开(公告)号：CN118506834A
公开(公告)日：2024-08-16
申请号：CN202410648977.8
申请日：2021-06-30
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种对存储器进行编程的方法：以第一编程电压对存储器进行第一次编程；验证第一次编程结果；统计第一次编程失败位数，并以第二编程电压对存储器进行第二次编程，第二编程电压大于第一编程电压；判断第一次编程的失败位数是否小于第一预设值，若否，则验证第二次编程结果；统计第二次编程的失败位数，并判断第二次编程的失败位数是否小于第二预设值，若否，则再次进行编程，直至失败位数小于第二预设值，其中，第二预设值小于第一预设值。本发明将第一预设值设置为较大的容值，根据第一次编程的失败位数是否小于第一预设值而判断编程是否成功，若成功，则不需要再进行第二次编程结果的验证，大大缩短了编程时间，且保证存储器的可靠性。
-
公开(公告)号：CN111758131B
公开(公告)日：2022-03-15
申请号：CN202080001162.0
申请日：2020-05-19
Applicant: 长江存储科技有限责任公司
Abstract: 一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的。
-
公开(公告)号：CN110993009A
公开(公告)日：2020-04-10
申请号：CN201911203481.5
申请日：2019-11-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.03 seconds)
