-
公开(公告)号：CN117524281A
公开(公告)日：2024-02-06
申请号：CN202311075720.X
申请日：2021-03-30
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面中，一种存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的字线；以及通过字线耦合至存储单元阵列的外围电路。每个存储单元被配置为将N位数据段存储在2N个级中的一个级中，其中，N是大于1的整数。该级对应于2N个N位数据段中的一个N位数据段。外围电路被配置为在第一遍中对一行目标存储单元编程，从而基于将存储在目标存储单元中的N位数据段将该行目标存储单元中的每个编程到2N/m个中间级中的一个中间级中，其中，m是大于1的整数。外围电路还被配置为在第一遍之后的第二遍中对该行目标存储单元编程，从而基于将存储在目标存储单元中的N位数据段将每个目标存储单元编程到2N个级中的一个级中。
-
公开(公告)号：CN117423375A
公开(公告)日：2024-01-19
申请号：CN202311483937.4
申请日：2020-12-15
Applicant: 长江存储科技有限责任公司
Abstract: 在一种用于读取包括第一存储单元串的存储器件的方法中，在预验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在该第一存储单元串的未被编程的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。在该第一存储单元串的未被编程的所述至少一个存储单元的栅极端子上施加第二偏置电压，其中，第二偏置电压小于第一偏置电压。
-
公开(公告)号：CN112753073B
公开(公告)日：2023-12-12
申请号：CN202080003973.4
申请日：2020-12-15
Applicant: 长江存储科技有限责任公司
Abstract: 在一种用于读取包括第一存储单元串的存储器件的方法中，在预验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在该第一存储单元串的未被编程的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。在该第一存储单元串的未被编程的所述至少一个存储单元的栅极端子上施加第二偏置电压，其中，第二偏置电压小于第一偏置电压。
-
公开(公告)号：CN113228184B
公开(公告)日：2023-10-20
申请号：CN202180001045.9
申请日：2021-03-30
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面中，一种存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的字线；以及通过字线耦合至存储单元阵列的外围电路。每个存储单元被配置为将N位数据段存储在2N个级中的一个级中，其中，N是大于1的整数。该级对应于2N个N位数据段中的一个N位数据段。外围电路被配置为在第一遍中对一行目标存储单元编程，从而基于将存储在目标存储单元中的N位数据段将该行目标存储单元中的每个编程到2N/m个中间级中的一个中间级中，其中，m是大于1的整数。外围电路还被配置为在第一遍之后的第二遍中对该行目标存储单元编程，从而基于将存储在目标存储单元中的N位数据段将每个目标存储单元编程到2N个级中的一个级中。
-
公开(公告)号：CN116312701A
公开(公告)日：2023-06-23
申请号：CN202211100545.0
申请日：2020-08-27
Applicant: 长江存储科技有限责任公司
Abstract: 公开了三维(3D)存储器件的擦除方法的实施方式。3D存储器件包括：垂直地堆叠在衬底之上的多个层级，其中，每个层级包括多个存储器单元。擦除方法包括：检查擦除抑制层级的多个存储器单元的状态，并根据多个存储器单元的状态来准备擦除抑制层级。擦除方法还包括：在阵列公共源极处施加擦除电压，在擦除抑制层级的未选定字线上施加保持‑释放电压，并在目标层级的选定字线上施加低电压。
-
Patent Agency Ranking
公开(公告)号：CN113272902B
公开(公告)日：2023-02-10
申请号：CN202180001107.6
申请日：2021-03-31
Applicant: 长江存储科技有限责任公司
Abstract: 提供了一种存储器件。所述存储器件包括：布置成多行的存储单元的阵列；分别耦合到存储单元的多行的多条字线；以及耦合到字线的外围电路。外围电路被配置为：基于读取格雷码和编程格雷码之间的映射关系将第一值转换为第二值，执行编程操作以基于读取格雷码将第二值作为一状态而编程到存储单元中，并且执行读取操作以基于读取格雷码从存储单元中读出将是所述第一值的所述状态。
-
公开(公告)号：CN112270946B
公开(公告)日：2022-10-04
申请号：CN202011176789.8
申请日：2020-10-29
Applicant: 长江存储科技有限责任公司
Abstract: 本发明涉及一种存储器装置，其包括：包括多个存储单元的存储单元阵列；耦合至所述存储单元阵列的控制器，其被配置为：对所述存储单元阵列中的至少一组存储单元施加相同的验证电压，其中，所述一组存储单元至少包括要被编程至第一目标编程级别的第一存储单元和要被编程至高于所述第一目标编程级别的第二目标编程级别的第二存储单元；在经过第一验证时间段之后，获得针对第一存储单元的第一验证结果；以及在经过第二验证时间段之后，获得针对第二存储单元的第二验证结果，其中，所述第二验证时间段包含所述第一验证时间段。
-
公开(公告)号：CN112154507B
公开(公告)日：2022-09-30
申请号：CN202080002138.9
申请日：2020-08-27
Applicant: 长江存储科技有限责任公司
Abstract: 公开了三维(3D)存储器件的擦除方法的实施方式。3D存储器件包括：垂直地堆叠在衬底之上的多个层级，其中，每个层级包括多个存储器单元。擦除方法包括：检查擦除抑制层级的多个存储器单元的状态，并根据多个存储器单元的状态来准备擦除抑制层级。擦除方法还包括：在阵列公共源极处施加擦除电压，在擦除抑制层级的未选定字线上施加保持‑释放电压，并在目标层级的选定字线上施加低电压。
-
公开(公告)号：CN113454722B
公开(公告)日：2022-08-19
申请号：CN202180002062.4
申请日：2021-05-19
Applicant: 长江存储科技有限责任公司
Abstract: 在某些方面中，一种存储器器件包括：存储器串，存储器串包括漏极选择栅极(DSG)晶体管、多个存储器单元和源极选择栅极(SSG)晶体管；以及外围电路，外围电路耦合到存储器串。外围电路被配置为：响应于在对多个存储器单元中的选择存储器单元的编程操作期间的中断，接通DSG晶体管或SSG晶体管中的至少一个。外围电路还被配置为在接通DSG晶体管或SSG晶体管中的至少一个之后，暂停编程操作。
-
公开(公告)号：CN114171092A
公开(公告)日：2022-03-11
申请号：CN202111341171.7
申请日：2020-04-23
Applicant: 长江存储科技有限责任公司
Abstract: 一种用于存储器件的编程方法，其包括：同时开始对第一平面和第二平面进行编程；以及当第一平面已经被成功编程并且第二平面还没有被成功编程时，绕过第一平面并且保持对第二平面的编程。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.039 seconds)
