公开(公告)号：CN1391232A

公开(公告)日：2003-01-15

申请号：CN02122195.2

申请日：2002-04-13

Applicant: 精工爱普生株式会社

Inventor： 龟井辉彦

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/3427 ,  G11C7/18 ,  G11C16/0475 ,  G11C16/0491

Abstract: 提供一种非易失性半导体存储器件，可避免干扰，并且不需要选择栅区来进行高集成化，能够进行低电压驱动和高速驱动。非易失性半导体存储器件包括沿列、行方向A、B分别排列多个具有字栅和受控制栅控制的第1、第2MONOS存储器单元(108A、108B)的存储器单元(100)的存储器单元阵列区。存储器单元阵列区具有在行方向B上分割的、以列方向A作为纵向方向的多个扇区(0、1、…)。扇区0被分割为8个大块(0～7)。作为扇区(0)的控制栅驱动部，具有8个控制栅(CG)驱动器(300－0～300－7)。各个CG驱动器(300－0～300－7)设定配置于大块(0～7)中相互不同的一个大块中的存储器单元的第1、第2控制栅的电位。

公开(公告)号：CN1389924A

公开(公告)日：2003-01-08

申请号：CN02122262.2

申请日：2002-06-04

Applicant: 精工爱普生株式会社

Inventor： 龟井辉彦 ,  金井正博

IPC: H01L27/10 ,  H01L27/15 ,  H01L21/8247

CPC classification number: G11C7/18 ,  G11C7/12 ,  G11C11/5671 ,  G11C16/0475

Abstract: 非易失性半导体存储装置,具有将多个双存储单元分别按行方向和列方向排列而成的存储单元阵列区,该双存储单元具有由1个字栅和2个控制栅来控制的第1、第2MONOS存储单元。存储单元阵列区,拥有按行方向分割且以列方向作为长方向的多个扇区。多个扇区各自具有按列方向分割的小型块。在由相邻的2个小型块隔开的两侧的局部驱动器区,分别配置第1～第4控制栅线驱动器。第1～第4控制栅驱动器,是将相对应的1个小型块内的第1、第2控制栅电位与其他小型块独立设定。

公开(公告)号：CN1290118C

公开(公告)日：2006-12-13

申请号：CN02122812.4

申请日：2002-06-04

Applicant: 精工爱普生株式会社

Inventor： 龟井辉彦 ,  金井正博

IPC: G11C11/4063 ,  G11C11/4094 ,  H01L27/115

CPC classification number: G11C16/0466 ,  G11C7/12 ,  G11C7/18

Abstract: 本发明提供根据对来自双存储单元的读出动作的分析，可实现供给位线选择开关元件的控制电压的低压化的非易失半导体存储装置。以反向读出方式从双存储单元[i]中的一个存储元件读取数据时，字线WL1被设定于Vdd，控制栅CG[i+1]被设定于1.5V，控制栅CG[i]被设定于覆写电压(例如3V)。位线BL[i+1]设为0V，位线BL[i]连接至读出放大器。这时，为了确保连接于双存储单元[i]漏极的位线BL[i]中流过电流，将其途中的位线选择晶体管的栅压BS0设定于高压(例如4.5V)。由于连接于双存储单元[i]源极的位线BL[i+1]的电压接近0V(数十至数百mV左右)，位线选择晶体管的背面栅极的影响小，该栅压BS1设于电源电压Vdd。

公开(公告)号：CN1391233A

公开(公告)日：2003-01-15

申请号：CN02123335.7

申请日：2002-04-13

Applicant: 精工爱普生株式会社

Inventor： 龟井辉彦

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/0475 ,  G11C16/0491

Abstract: 提供能避免干扰而不需要选择选通区域的高集成化和低电压驱动的非易失性半导体存储装置。非易失生半导体存储装置具有存储单元阵列区域，该存储单元阵列区域使得在列方向行方向上，分别排列有若干个包含通过字选通和控制选通而被控制的存储单元100。存储单元阵列区域，具有在行方向B上被分割的、在所谓纵向方向的列方向A上的若干扇区，其中每个都具有分别沿列方向A的多个各列排列的若干存储单元100。控制选通驱动部，具有分别与该若干扇区中的每个相对应的若干控制选通驱动器300、301。

公开(公告)号：CN1210804C

公开(公告)日：2005-07-13

申请号：CN02122262.2

申请日：2002-06-04

Applicant: 精工爱普生株式会社

Inventor： 龟井辉彦 ,  金井正博

IPC: H01L27/10 ,  H01L27/15 ,  H01L21/8247

CPC classification number: G11C7/18 ,  G11C7/12 ,  G11C11/5671 ,  G11C16/0475

Abstract: 非易失性半导体存储装置，具有将多个双存储单元分别按行方向和列方向排列而成的存储单元阵列区，该双存储单元具有由1个字栅和2个控制栅来控制的第1、第2MONOS存储单元。存储单元阵列区，拥有按行方向分割且以列方向作为长方向的多个扇区。多个扇区各自具有按列方向分割的小型块。在由相邻的2个小型块隔开的两侧的局部驱动器区，分别配置第1～第4控制栅线驱动器。第1～第4控制栅驱动器，是将相对应的1个小型块内的第1、第2控制栅电位与其他小型块独立设定。

公开(公告)号：CN1399280A

公开(公告)日：2003-02-26

申请号：CN02119054.2

申请日：2002-05-08

Applicant: 精工爱普生株式会社 ,  哈罗LSI设计及装置技术公司

Inventor： 金井正博 ,  龟井辉彦

IPC: G11C16/10 ,  H01L27/115

CPC classification number: G11C16/0458 ,  G11C16/0475 ,  G11C16/12

Abstract: 本发明的课题是在选择单元的编程时防止与其邻接的非选择单元中的干扰。本发明是对于双存储单元(i)的存储元件108B进行数据编程的方法。将字线WL1的电压设定为编程用字线选择电压(1V)，将控制栅[i+1]的电压设定为编程用控制栅电压(5.5V)，将控制栅CG[i]的电压设定为过载电压(2.5V)。将位线BL[i+1]的电压设定为编程用位线电压(5V)，将位线BL[i+2]的电压不设定为0V，而是设定为Vdd。