-
公开(公告)号：CN114553175A
公开(公告)日：2022-05-27
申请号：CN202111384998.6
申请日：2021-11-22
Applicant: 精工爱普生株式会社
Abstract: 振荡器和制造方法。在通过FCB进行IC和封装的接合时，存在IC的性能可能劣化的课题。振荡器具有：封装，其在安装面设置有多个外部端子；电路元件，其收纳于所述封装；以及振子，其收纳于所述封装，与所述电路元件电连接，所述电路元件通过多个连接盘与所述封装电连接，该多个连接盘分别经由凸块部件接合于所述封装，所述电路元件在俯视时为矩形状，所述凸块部件中的分别与所述电路元件的四个角最接近的凸块部件中的至少3个凸块部件在俯视时与所述多个外部端子重叠的位置处接合于所述封装。
-
公开(公告)号：CN105281691A
公开(公告)日：2016-01-27
申请号：CN201510419175.0
申请日：2015-07-16
Applicant: 精工爱普生株式会社
IPC: H03F3/24
CPC classification number: H03H11/28 , H03J2200/06 , H03K17/16 , H03L7/197 , H04B1/0458 , H03F3/24 , H03F2200/451
Abstract: 电路装置、电子设备和移动体。为了成为能够在较大的电力范围内稳定地向天线提供电力而输出发送信号的电路装置，电路装置包含：电流源，其在第1工作模式中提供第1电流，在第2工作模式中提供比第1电流大的第2电流；以及驱动部，其被提供来自电流源的电流，进行用于经由匹配电路向天线(ANT)输出发送信号的驱动。
-
公开(公告)号：CN1761192A
公开(公告)日：2006-04-19
申请号：CN200510112810.7
申请日：2005-10-12
Applicant: 精工爱普生株式会社
CPC classification number: H04L25/0272
Abstract: 本发明提供了一种无线电收发机等，其可以以小规模的结构实现通过上游端口的数据传输和通过下游端口的数据传输。其中，无线电收发机包括：上游用差动信号线DPUP、DMUP；下游用差动信号线DPDW、DMDW；公用差动信号线DPCM、DMCM；第一发送驱动器(42)，其输出与DPUP、DMUP连接；第二发送驱动器(43)，其输出与DPDW、DMDW连接；开关电路(60)，在上游侧连接时，将发送驱动器(42)与逻辑电路(20)连接，在下游侧连接时，将发送驱动器(43)与逻辑电路(20)连接；开关电路(62)，在上游侧连接时，将DPUP、DMUP与DPCM、DMCM连接，在下游侧连接时，将DPDW、DMDW与DPCM、DMCM连接；第三发送驱动器(48)，与DPCM、DMCM连接。
-
公开(公告)号：CN1228721C
公开(公告)日：2005-11-23
申请号：CN02120016.5
申请日：2002-05-10
Applicant: 精工爱普生株式会社
IPC: G06F13/00
CPC classification number: G06F13/385
Abstract: 本发明的课题是将包含USB2.0等物理层的电路的宏单元MC1配置在集成电路装置ICD的隅角上。将数据端子DP、DM配置在沿着边SD1的I/O区域IOR1中，将时钟生成电路14、取样时钟生成电路22的电源端子PVDD、PVSS、XVDD、XVSS、以及时钟端子XI、XO配置在沿着边SD2的I/O区域IOR2中。沿着边SD3设置与包含用户逻辑的宏单元MC2的接口区域。将接收电路100配置在IOR1的DR1一侧，将时钟生成电路14配置在IOR2的DR2一侧，将取样时钟生成电路22配置在接收电路100的DR1一侧且在时钟生成电路14的DR2一侧。将发送电路104配置在接收电路100的DR2一侧且在数据端子DP、DM的DR1一侧。
-
公开(公告)号：CN1385797A
公开(公告)日：2002-12-18
申请号：CN02120016.5
申请日：2002-05-10
Applicant: 精工爱普生株式会社
IPC: G06F13/00
CPC classification number: G06F13/385
Abstract: 本发明的课题是将包含USB2.0等物理层的电路的宏单元MC1配置在集成电路装置ICD的隅角上。将数据端子DP、DM配置在沿着边SD1的I/O区域IOR1中,将时钟生成电路14、取样时钟生成电路22的电源端子PVDD、PVSS、XVDD、XVSS、以及时钟端子XI、XO配置在沿着边SD2的I/O区域IOR2中。沿着边SD3设置与包含用户逻辑的宏单元MC2的接口区域。将接收电路100配置在IOR1的DR1一侧,将时钟生成电路14配置在IOR2的DR2一侧,将取样时钟生成电路22配置在接收电路100的DR1一侧且在时钟生成电路14的DR2一侧。将发送电路104配置在接收电路100的DR2一侧且在数据端子DP、DM的DR1一侧。
-
Patent Agency Ranking
公开(公告)号：CN1385795A
公开(公告)日：2002-12-18
申请号：CN02119384.3
申请日：2002-05-14
Applicant: 精工爱普生株式会社
CPC classification number: H04L25/0272 , H01L2224/05554 , H01L2224/49175 , H01L2924/13091 , H01L2924/3011 , H04L25/0278 , H04L25/0282 , H04L25/0292 , H01L2924/00
Abstract: 提供一种用来实现经差分对信号线进行稳定的高速数据传送的半导体集成装置和包含它的电子机器。在电流驱动构成差分对的第1和第2信号线中的任何一根的信号发送期间,使从恒流源来的电流流过DP接点72和DM接点74中的任何一方。在信号发送期间以外,使DA接点76流过电流。使从供给恒流源的电流的节点ND到DP接点72、DM接点74的电流通路的线路结构对称配置,另一方面,使DA接点76配置在DP接点72和DM接点74之间。
-
-
公开(公告)号：CN113746444A
公开(公告)日：2021-12-03
申请号：CN202110583473.9
申请日：2021-05-27
Applicant: 精工爱普生株式会社
Abstract: 提供振荡器、电子设备和移动体，内置于IC的电感器的磁场不被导体层屏蔽。振荡器利用设置在基板表面的振子布线将石英振子和形成于内置有电感器的IC的振荡电路电连接而形成振荡环路。设置在基板的中间层的导体层与振子布线在俯视时重叠，并且不与内置于IC的电感器重叠。
-
公开(公告)号：CN105280637B
公开(公告)日：2020-07-07
申请号：CN201510412473.7
申请日：2015-07-14
Applicant: 精工爱普生株式会社
IPC: H01L27/06 , H01L23/488
Abstract: 本发明提供电路装置、电子设备和移动体，能够减小模拟‑数字间的串扰。电路装置包括振动片、半导体装置、以及封装。在半导体装置中，沿着针对半导体装置的俯视观察中的第1方向侧的第1边设置有模拟用焊盘。并且，沿着第1方向的相反方向的第2方向侧的边也就是与第1边对置的第2边设置有数字用焊盘。在封装中，在第1方向侧的第1封装的边设置有与模拟用焊盘连接的模拟用端子。并且，在第2方向侧的第2封装的边设置有与数字用焊盘连接的数字用端子。
-
公开(公告)号：CN100411342C
公开(公告)日：2008-08-13
申请号：CN200510112810.7
申请日：2005-10-12
Applicant: 精工爱普生株式会社
CPC classification number: H04L25/0272
Abstract: 本发明提供了一种无线电收发机等，其可以以小规模的结构实现通过上游端口的数据传输和通过下游端口的数据传输。其中，无线电收发机包括：上游用差动信号线DPUP、DMUP；下游用差动信号线DPDW、DMDW；公用差动信号线DPCM、DMCM；第一发送驱动器(42)，其输出与DPUP、DMUP连接；第二发送驱动器(43)，其输出与DPDW、DMDW连接；开关电路(60)，在上游侧连接时，将发送驱动器(42)与逻辑电路(20)连接，在下游侧连接时，将发送驱动器(43)与逻辑电路(20)连接；开关电路(62)，在上游侧连接时，将DPUP、DMUP与DPCM、DMCM连接，在下游侧连接时，将DPDW、DMDW与DPCM、DMCM连接；第三发送驱动器(48)，与DPCM、DMCM连接。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.034 seconds)
