-
公开(公告)号：CN109912224A
公开(公告)日：2019-06-21
申请号：CN201910076707.3
申请日：2019-01-26
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种用于光学测温的氟磷灰石纳米玻璃陶瓷材料及制备方法。所述纳米玻璃陶瓷材料包括氧化物玻璃基体，所述氧化物玻璃基体中含有掺杂了Yb3+和Er3+的Ca5(PO4)3F纳米晶体；氧化物玻璃基体的组成中至少含有15～25mol％的CaF2、25～35mol％的ZnO、6～12mol％的P2O5和34～44mol％的B2O3，外加占上述氧化物总量0.5～1.5mol％的Yb2O3和0.04～0.08mol％的Er2O3。所述纳米玻璃陶瓷材料的制备方法：按照氧化物玻璃基体的组成配比，配制成的混合粉体研磨混合均匀后置于坩埚中，加热到1100～1250℃，保温1～2小时；然后将所得玻璃熔液快速倒入420～450℃预热的铜模中成型并退火10小时得到基质玻璃；退火后的基质玻璃继续在660～680℃保温2～6小时使之发生晶化。
-
公开(公告)号：CN105118809A
公开(公告)日：2015-12-02
申请号：CN201510540562.X
申请日：2015-08-28
Applicant: 西安电子科技大学
IPC: H01L21/84 , H01L27/12 , H01L29/165
CPC classification number: H01L21/84 , H01L27/1203 , H01L29/165
Abstract: 本发明涉及一种应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件，该制备方法包括:选取SOI衬底；生长SiGe层、应变Ge层及应变Si帽层；采用刻蚀工艺形成隔离沟槽；利用干法刻蚀工艺在NMOS有源区表面指定的NMOS栅极区域刻蚀形成两个倒梯形凹槽；在NMOS有源区和PMOS有源区表面生长氧化层，利用干法刻蚀工艺刻蚀PMOS有源区表面部分区域的氧化层，形成所述PMOS的栅介质层；采用离子注入工艺向PMOS有源区表面注入P型离子形成PMOS源漏区；在PMOS的栅介质层表面生长栅极材料形成PMOS栅极；在NMOS栅极区域生长栅极材料以形成NMOS栅极；金属化处理。本发明实施例采用各项异性的干法刻蚀刻蚀出两个倒梯型凹槽，并采用高功函数材料作为NMOS的栅极，实现了高性能的应变锗(Ge)CMOS器件。
-
公开(公告)号：CN104992931A
公开(公告)日：2015-10-21
申请号：CN201510394110.5
申请日：2015-07-07
Applicant: 西安电子科技大学
CPC classification number: H01L21/84 , H01L27/1203
Abstract: 本发明涉及一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件及制备方法，该制备方法包括:选取GOI衬底；生长N型应变SiGe层，形成增强型NMOS和耗尽型PMOS的有源区；在NMOS有源区和PMOS有源区之间采用刻蚀工艺形成隔离沟槽；在NMOS和PMOS有源区表面分别形成NMOS和PMOS的栅介质层；刻蚀PMOS有源区表面指定位置处的栅介质层，并向PMOS有源区注入P型离子形成源漏区，刻蚀NMOS有源区表面指定位置处的栅介质层，并对NMOS有源区注入N型离子形成源漏区；在PMOS有源区表面且异于源漏区位置处淀积金属以形成PMOS的栅极；在NMOS有源区表面且异于源漏区位置处淀积高功函数的金属以形成NMOS的栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，形成应变SiGe CMOS。
-
公开(公告)号：CN112366937A
公开(公告)日：2021-02-12
申请号：CN202011193544.6
申请日：2020-10-30
Applicant: 电子科技大学
Abstract: 本发明公开了一种升降压Cuk双谐振开关电容变换器，该变换器基于传统反压模式SCC进行改进，通过引入两个小电感构成双谐振回路，实现了软开关，降低了变换器的开关损耗，同时通过调节谐振充放电时间实现了该变换器优良的电压增益调节性能。这种RSCC拓扑与其他RSCC拓扑相比，没有增加电路结构的复杂性，为需要高功率密度和超宽的电压增益调节范围的应用场合提供了一种高性能、低成本解决方案。
-
公开(公告)号：CN112332652A
公开(公告)日：2021-02-05
申请号：CN202011155849.8
申请日：2020-10-26
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于谐振开关电容变换器的无桥功率因数校正电路，其属于电力电子领域，通过在工频输入电压的正负半周中切换电路的连接关系，取消了传统变换器输入侧的整流桥，从而有助于提高能量的转换效率。本发明的控制并不复杂，仅需要对两个高频开关管施加相应的互补开关信号，以及对工频开关管施加跟踪于输入电压的开关信号。发明通过实现开关管的零电流开关，从而解决了变换器效率以及功率密度限制的问题，在结构中取消了整流桥，可以进一步提高变换器的效率。
-
Patent Agency Ranking
公开(公告)号：CN107572827B
公开(公告)日：2020-06-02
申请号：CN201710998285.6
申请日：2017-10-20
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种微晶玻璃基板材料及其制备方法。所述材料的组成中至少包括了：9～10 mol%的CaO，40～42 mol%的ZnO，13～15 mol%的B2O3，35 mol%的P2O5和0～1.5mol%的TiO2。所述基板材料是一种具有低介电常数、高品质因数以及小谐振频率温度系数的微晶玻璃基板材料，其在测试频率（13‑15GHz）下的相对介电常数（Er）低至4.18‑4.76，谐振频率温度系数绝对值（Tcf）低至13‑28 ppm/oC，品质因数（Qxf）可以达到9100‑25000GHz。
-
公开(公告)号：CN111046968A
公开(公告)日：2020-04-21
申请号：CN201911327985.8
申请日：2019-12-20
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于改进DPC算法的道路网络轨迹聚类分析方法，属于聚类分析方法领域，该方法包括：S1、有效的道路移动对象轨迹采集；S2、轨迹数据的表示；S3、采用聚合距离CD计算子轨迹间的距离，该距离融合了垂直距离、平行距离和角度距离，并以CD距离为基础得到轨迹间相似度度量；S4、根据融合CD距离矩阵，利用改进后的DPC算法进行子轨迹聚类；S5、对于获得的聚类结果，提取出聚类结果的经典轨迹，作为整个道路网络的一种新的行为模式。本发明提高了道路轨迹度量的精度，相比于传统的密度聚类算法减少了自定义参数的影响，并提高了和使用者之间的互动性，有助于发现道路网络中有意义的轨迹模式。
-
公开(公告)号：CN107129154B
公开(公告)日：2019-09-27
申请号：CN201710529826.0
申请日：2017-07-02
Applicant: 桂林电子科技大学
Abstract: 本发明公开了一种用于荧光温度探针的透明玻璃陶瓷材料及其制备方法，所述透明玻璃陶瓷材料为氧化物玻璃基体中含有均匀分布的掺杂了Yb3+和Er3+的NaZnPO4晶体，所述氧化物玻璃基体组成中至少包括了Na2O、ZnO、P2O5、B2O3和Sb2O3。所述透明玻璃陶瓷材料的制备原料中，各氧化物比例的优选值分别为：19～23mol％的Na2O；36～44mol％的ZnO；26～32mol％的P2O5；8～10mol％的B2O3；0.9～1.1mol％的Sb2O3；外加占上述氧化物总量0.5～1.5mol％的Yb2O3和0.02～0.08mol％的Er2O3。本发明公开的透明玻璃陶瓷材料是一种既有宽范围的测温区、同时保证足够的温度反应灵敏度的用于荧光温度探针的新型材料。
-
公开(公告)号：CN105244319A
公开(公告)日：2016-01-13
申请号：CN201510540201.5
申请日：2015-08-28
Applicant: 西安电子科技大学
IPC: H01L21/8238 , H01L27/092 , H01L29/10 , H01L29/423
CPC classification number: H01L21/823807 , H01L21/823828 , H01L21/823857 , H01L27/092 , H01L29/1054 , H01L29/42356
Abstract: 本发明涉及一种应变SiGe沟道的倒梯形栅CMOS集成器件及制备方法，该制备方法包括:选取GOI衬底；生长N型应变SiGe层和N型Si帽层；采用刻蚀工艺形成隔离沟槽以划分出NMOS有源区和PMOS有源区；采用离子注入工艺在NMOS有源区表面注入P型离子形成P阱；光刻形成NMOS栅极区图形，采用离子束刻蚀工艺形成第一双梯形凹槽，光刻形成PMOS栅极区图形，采用离子束刻蚀工艺形成第二双梯形凹槽；生长氧化层以形成NMOS栅介质材料和PMOS栅介质材料；刻蚀NMOS栅介质材料采用离子注入工艺形成NMOS源漏区，刻蚀PMOS栅介质材料并采用离子注入工艺形成PMOS源漏区；生长栅极材料形成NMOS栅极和PMOS栅极；(i)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变SiGe沟道的倒梯形栅CMOS集成器件。
-
公开(公告)号：CN105206583A
公开(公告)日：2015-12-30
申请号：CN201510540303.7
申请日：2015-08-28
Applicant: 西安电子科技大学
CPC classification number: H01L21/84 , H01L27/1203
Abstract: 本发明涉及一种基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法，该制备方法包括:选取SOI衬底；生长P型SiGe层和N型应变Si层形成NMOS和PMOS有源区；采用刻蚀工艺形成隔离沟槽；在NMOS有源区表面采用离子注入工艺形成P型阱区；在NMOS有源区表面光刻形成NMOS栅极区图形，粒子束刻蚀工艺形成第一双梯形凹槽；在PMOS有源区表面光刻形成PMOS栅极区图形，粒子束刻蚀工艺形成第二双梯形凹槽；生长氧化层形成NMOS和PMOS栅介质材料；刻蚀PMOS栅介质材料并采用离子注入工艺形成PMOS源漏区，刻蚀NMOS栅介质材料并采用离子注入工艺形成NMOS源漏区；生长栅极材料形成NMOS栅极和PMOS栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，形成基于SOI的应变Si沟道倒梯形栅CMOS集成器件。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.044 seconds)
