公开(公告)号：CN202930381U

公开(公告)日：2013-05-08

申请号：CN201220543388.6

申请日：2012-10-17

Applicant: 瑞萨电子株式会社

Inventor： 坂本和夫 ,  森野直纯 ,  田中一雄 ,  石塚裕康

IPC: H01L27/02

CPC classification number: H01L27/0288 ,  H01L24/06 ,  H01L27/0207 ,  H01L27/0262 ,  H01L27/11898 ,  H01L2027/11875 ,  H01L2224/05554 ,  H03K19/0175 ,  H03K19/08

Abstract: 本实用新型提供一种半导体集成电路器件，其能够降低I/O单元的高度并防止宽度增大，从而削减I/O单元所占据的区域面积。该半导体集成电路器件，其在核心区域的周围配置有电平移位器电路、以及包含I/O逻辑电路和I/O缓存器电路的I/O单元，配置有I/O逻辑电路的I/O逻辑区域和配置有I/O缓存器电路的I/O缓存器区域与配置有针对I/O单元的焊盘的区域重合，并且彼此并列地配置在与核心区域的边平行的方向上。

公开(公告)号：CN203398105U

公开(公告)日：2014-01-15

申请号：CN201320163013.1

申请日：2013-03-26

Applicant: 瑞萨电子株式会社

Inventor： 森凉 ,  福冈一树 ,  森野直纯 ,  出口善宣

IPC: H01L23/488 ,  H01L23/528

CPC classification number: H01L23/5226 ,  H01L21/02697 ,  H01L21/768 ,  H01L22/32 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/5286 ,  H01L23/5384 ,  H01L23/562 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/02166 ,  H01L2224/05553 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 一种半导体器件，包括：衬底，包括其中形成电路元件的电路区域；在衬底上形成的并且由层叠的多个布线层和多个过孔层组成的多层布线层；以及在多层布线层上形成的电极焊盘。在作为多个布线层中的顶层的第一布线层的区域中形成层间绝缘膜，在该区域中，电极焊盘和第一电路区域在电极焊盘的平面视图中相互重叠。