公开(公告)号：CN104659026B

公开(公告)日：2019-02-15

申请号：CN201410674471.0

申请日：2014-11-21

Applicant: 瑞萨电子株式会社

Inventor： 吉田芳规 ,  加藤浩一 ,  可知刚 ,  古谷景佑

IPC: H01L25/07 ,  H01L23/522

Abstract: 本发明提供了一种性能改进的半导体器件。半导体衬底形成有单位MISFET元件。单位MISFET元件的各个源极区域经由第一源极互连线和第二源极互连线彼此电耦合。单位MISFET元件的各个栅电极经由第一栅极互连线彼此电耦合且经由第一栅极互连线电耦合至与第二源极互连线位于同一层中的第二栅极互连线。单位MISFET元件的各个漏极区域经由嵌入半导体衬底的沟槽中的导电插塞电耦合至背面电极。第一源极互连线和第一栅极互连线的每一条的厚度均小于第二源极互连线的厚度。在插塞之上，第一栅极互连线延伸。

公开(公告)号：CN109390387B

公开(公告)日：2023-04-14

申请号：CN201810886896.6

申请日：2018-08-06

Applicant: 瑞萨电子株式会社

Inventor： 吉田芳规 ,  可知刚

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开的实施例涉及半导体器件及其制造方法。根据超结结构中的热处理，半导体衬底容易因形成在深沟槽内的绝缘膜的收缩而翘曲。为了解决上述问题，在半导体器件中，元件区域和端子区域被限定在半导体衬底的一个主表面上。端子区域被布置为围绕元件区域。在端子区域中，多个埋置绝缘体以穿透n型扩散层和n型柱层并且到达n型外延层的方式从半导体衬底的主表面形成。埋置绝缘体形成在深沟槽内。多个埋置绝缘体布置为彼此相互相距一定距离呈岛状。

公开(公告)号：CN112103288A

公开(公告)日：2020-12-18

申请号：CN202010431545.3

申请日：2020-05-20

Applicant: 瑞萨电子株式会社

Inventor： 清水二二男 ,  可知刚 ,  吉田芳规

IPC: H01L27/06 ,  H01L27/02 ,  H01L21/82

Abstract: 本公开的实施例涉及一种具有绝缘栅极场效应晶体管的半导体器件以及该半导体器件的制造方法。在半导体衬底(SUB)的一个主表面侧的第一区域内限定的单元区域EFR中，形成绝缘栅极型场效应晶体管(MFET)；在第一区域内限定的栅极焊盘区域GPR中，限定形成缓冲电路SNC的缓冲区域SNR。在第一区域和第二区域内，形成彼此间隔开的第一深沟槽和第二深沟槽，并且在第二区域中形成的多个第二深沟槽的至少一个宽度，小于在第二区域中形成的第一深沟槽的宽度。

公开(公告)号：CN109962111A

公开(公告)日：2019-07-02

申请号：CN201811535511.8

申请日：2018-12-14

Applicant: 瑞萨电子株式会社

Inventor： 可知刚

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 提供一种半导体器件及其制造方法，其能够避免生成在漏极与源极之间流动的直通电流，并且能够抑制场板电极中的电位随时间的波动。漏极区被布置在半导体衬底的第一表面上，源极区被布置在半导体衬底的第二表面上，并且漂移区被布置在漏极区与源极区之间。半导体衬底具有沟槽，其从第二表面延伸到漂移区中。场板电极被布置在沟槽内，以与漏极区电绝缘并且与漂移区相对地绝缘。齐纳二极管电耦合在源极区与场板电极之间。齐纳二极管被耦合在从源极区到场板电极的正向方向上。

公开(公告)号：CN103972291B

公开(公告)日：2018-07-31

申请号：CN201410042866.9

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 可知刚

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L21/225 ,  H01L21/26586 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明公开了种半导体器件及其制造方法,该半导体器件具有功率MOSFET,该功率MOSFET同时实现低导通电阻和高击穿电压。先在n型衬底SUB上形成低浓度的p型外延层EP,在有源部中由多个沟道TR来界定多个有源区域AC,所述沟道TR形成于外延层EP并按第1方向延伸,且在与第1方向正交的第2方向上具有第1间隔。即形成如下的超结结构:在相邻的沟道TR之间的外延层EP形成具有漏极偏移层作用的n型扩散区域NR,在沟道TR的侧壁和n型扩散区域NR之间的外延层EP形成与沟道区域(p型扩散区域PCH)连接的p型扩散区域PR。接下来从位于有源部的端部上的沟道TR的侧壁朝向外周部的外延层EP形成具有规定宽度的n型扩散区域NRE,从而提高漏极耐压。