-
公开(公告)号：CN111128981A
公开(公告)日：2020-05-08
申请号：CN202010010609.2
申请日：2020-01-06
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L25/07 , H01L23/31 , H01L23/04 , H01L23/043 , H01L21/56
Abstract: 本发明提供一种IGBT模块封装结构和封装方法，IGBT模块封装结构，其特征在于包括：基板(3)，能够承载IGBT芯片(7)于其上；壳体(11)，罩设于所述基板(3)上且在所述壳体(11)内部形成容纳所述IGBT芯片(7)的空腔，且所述IGBT芯片(7)被设置于所述空腔内；在所述空腔内还填充设置有塑封料(9)，且所述壳体(11)的顶盖(101)的下端面上设置有朝下延伸的至少一个隔板(12)、将所述塑封料(9)进行分隔。通过本发明将模块的顶盖内部设计为栅栏式隔断结构，内部栅栏将塑封料分隔为多个狭小空间，塑封料振动空间小，摆动幅度小，对键合线的拉扯力度降低，减小失效率，大大提高可靠性。
-
公开(公告)号：CN113140639B
公开(公告)日：2025-02-21
申请号：CN202010059519.2
申请日：2020-01-19
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明涉及半导体技术领域，公开一种碳化硅功率二极管及其制作方法，包括：碳化硅衬底；形成于碳化硅衬底一侧的N型碳化硅外延层，N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区；有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区；N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度；场限环终端区包括多个间隔设置的P+区；形成于至少一个N型区的第一肖特基接触金属；形成于N型碳化硅外延层的阳极金属层，阳极金属层包括阳极金属和第二肖特基接触金属，第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒，用于降低碳化硅功率二极管的正向导通压降。
-
公开(公告)号：CN112768446B
公开(公告)日：2024-12-31
申请号：CN201910998781.0
申请日：2019-10-21
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L27/06 , H01L21/8258
Abstract: 本发明涉及芯片技术领域，公开了一种集成芯片及其制备方法，该集成芯片，包括：晶圆层，晶圆层包括第一单晶硅层、第二单晶硅层以及中间的二氧化硅介质层，第一单晶硅层形成有第一芯片；还包括依次形成于第一单晶硅层上的第一介质层、第一金属部，第一金属部与对应的第一芯片的电连接部之间通过过孔电性连接；还包括依次形成于第二单晶硅层上的第二芯片器件层、第二介质层、第二金属部，第二芯片器件层形成第二芯片，第二金属部与对应的第二芯片的电连接部之间通过过孔电性连接；第二金属部通过过孔与对应的第一金属部电性连接。该集成芯片将相同或不同的多个芯片集成于晶圆的两侧，简化了芯片之间的连接且体积小。
-
公开(公告)号：CN113394204A
公开(公告)日：2021-09-14
申请号：CN202010166471.5
申请日：2020-03-11
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种功率半导体器件及功率半导体器件的制造方法，该功率半导体器件包括：塑封壳体，在塑封壳体上设有栅极引脚、集电极引脚、发射极引脚、正极引脚、负极引脚、片选端引脚及控制端引脚；封装在塑封壳体内的IGBT集成电路，其与栅极引脚、集电极引脚和发射极引脚相连；封装在塑封壳体内的DigiPOT集成电路，其与正极引脚、负极引脚、片选端引脚及控制端引脚相连，该DigiPOT集成电路通过固有的输入端和输出端接入在IGBT集成电路的栅极结构层内，并作为能够调节阻值的栅极电阻。该功率半导体器件不仅解决了栅极电阻不可调节的问题，还保证了其具有更广的适用范围和更好的通用性。
-
公开(公告)号：CN113140456A
公开(公告)日：2021-07-20
申请号：CN202010060417.2
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/3205 , H01L21/321 , H01L29/739
Abstract: 涉及半导体技术领域，本申请提供一种功率半导体芯片及其制备方法，所述一种功率半导体芯片制备方法，包括：在半导体基材正面形成第一金属层，在所述第一金属层上形成金属连接层，回刻平坦化处理所述金属连接层，在所述金属连接层上形成第二金属层，对得到的所述半导体正面金属做金属合金成型处理，本申请还包括所述功率半导体芯片制备方法制备的半导体芯片。相较于现有技术，本申请的技术方案可改善现有技术中半导体器件或芯片正面金属层凹凸不平导致与引线连接时的正面金属层脱落现象，同时改进传统和结构中半导体器件或芯片正面金属层凹凸不平导致性差异，进而提高半导体整体性能的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN113097076A
公开(公告)日：2021-07-09
申请号：CN202010022416.9
申请日：2020-01-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/48 , H01L21/56 , H01L21/60 , H01L23/495
Abstract: 本发明涉及半导体器件封装技术领域，尤其涉及一种QFN框架结构、一种QFN封装结构以及它们的制作方法。QFN框架结构的制作方法包括：对基板背面焊盘以外的区域进行半蚀刻，形成凹陷的半蚀刻区；封装半蚀刻区形成第一封装体；对基板正面焊盘以外的区域进行全蚀刻，形成凹陷的全蚀刻区，制得QFN框架结构。QFN封装结构的制作方法包括：在QFN框架结构上进行半导体器件装配和打线；对QFN框架结构进行封装形成第二封装体，第二封装体包埋QFN框架结构的正面。采用“半蚀刻—封装—全蚀刻‑封装”的工艺方法可解决焊盘不可悬空的问题，无需将焊盘引出至框架结构四周即可以实现支撑，从而可降低QFN器件的面积及焊盘布局的难度。
-
公开(公告)号：CN111163585A
公开(公告)日：2020-05-15
申请号：CN202010026505.0
申请日：2020-01-10
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H05K1/18 , H01L23/473
Abstract: 本发明涉及一种用于控制器的电路板及控制器，该电路板包括：电路板本体；第一功率半导体器件和第二功率半导体器件，其全部设置在所述电路板本体上且彼此相邻；以及能够输送冷却液的冷却构件，其与所述第一功率半导体器件和第二功率半导体器件均接触。该电路板不但解决了如何降低控制器出现永久失灵的可能性的问题，而且可以降低功率半导体器件产生的热量在控制器内累积的程度，改善了功率半导体器件的性能。
-
公开(公告)号：CN111081662A
公开(公告)日：2020-04-28
申请号：CN201911398441.0
申请日：2019-12-30
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/367 , H01L23/31 , H01L21/50 , H01L21/56
Abstract: 本发明涉及电子技术领域，公开一种芯片模块、电子模组及制备方法，一种芯片模块，包括：散热器、芯片和封装体；其中，散热器包括安装底座和散热部，安装底座具有安装面，散热部与安装底座背离安装面的表面连接；芯片固定安装于安装面，芯片远离安装面的表面具有多个电极，每个电极连接有引出部件；封装体包覆芯片和安装底座，其中，散热部延伸至封装体外，每个引出部件延伸至封装体外。上述芯片模块以散热器中安装底座作为芯片的载体，并利用封装体将芯片和安装底座封装为一个整体，芯片与散热器的安装底座之间始终保持良好的热接触，散热较好，且组装至电路板时操作简单快捷。
-
公开(公告)号：CN110784097A
公开(公告)日：2020-02-11
申请号：CN201911221560.9
申请日：2019-12-03
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H02M1/08 , H03K17/567
Abstract: 本公开提供了一种驱动器及智能功率模块，包括输出端，用于输出驱动功率模块的驱动信号；可调电阻，第一端连接所述输出端，第二端连接功率模块的控制端，第三端接收外部输入的调节信号所述可调电阻根据所述调节信号改变阻值进而调节所述功率模块控制端的阻值。上述结构极大的增大了驱动器与功率模块之间的参数匹配，能够控制智能功率模块的开关速率，解决了应用端EMC、开关损耗及模块发热的问题等。
-
公开(公告)号：CN113140612B
公开(公告)日：2025-03-14
申请号：CN202010055038.4
申请日：2020-01-17
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明涉及半导体技术领域，公开了一种碳化硅功率器件终端结构及其制备方法，该终端结构包括：N型碳化硅衬底；形成于N型碳化硅衬底一侧的N型碳化硅外延层，N型碳化硅外延层背离N型碳化硅衬底的一侧形成有沿平行N型碳化硅衬底方向排列的P+区、第一JTE区以及第二JTE区，第一JTE区与第二JTE区不同层设置；形成于N型碳化硅外延层背离N型碳化硅衬底一侧的介质钝化层，第一JTE区或者第二JTE区与介质钝化层接触。上述终端结构中第一JTE区与第二JTE区位于不同层，第一JTE区与第二JTE区中的一个与介质钝化层接触，减小了JTE区与介质钝化层之间的接触面积，可降低介质钝化层界面电荷对JTE终端耐压的影响。
-
-
-
-
-
-
-
-
-
Search Results
194
records
(took 0.051 seconds)
