-
公开(公告)号：CN1622052A
公开(公告)日：2005-06-01
申请号：CN200410089584.0
申请日：2004-12-15
Applicant: 浙江大学
IPC: G06F11/36
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种能够完成对DSP核的功能验证，并使DSP处理器具有实时仿真验证功能的嵌入式信号处理器模拟器。本发明提供了一种嵌入式信号处理器模拟器，包括标准TAP模块控制器，还包括串并转换电路模块、包装电路模块Wrapper、和调试模块Debugger，所述标准TAP模块控制器、指令寄存器、译码逻辑模块顺序连接，扫描链寄存器、调试模块Debugger、旁路寄存器和IDCODE寄存器并联连接，一端与数据输入TDI引脚连接，另一端与多路开关连接。本发明在基于硬件仿真器上对其进行仿真验证，解决了基于仿真器仿真方法速度慢的缺点，同时又解决了基于硬件仿真器仿真方法缺乏调试手段的缺点。
-
公开(公告)号：CN1560731A
公开(公告)日：2005-01-05
申请号：CN200410016753.8
申请日：2004-03-03
Applicant: 浙江大学
IPC: G06F9/38
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种32位媒体数字信号处理器。该处理器包括整型处理器核、流水控制单元、取指单元、指令、取操作数、数据、指令高速缓存、数据高速缓存、片上存储器、通用寄存器文件、媒体寄存器文件、总线接口单元、系统总线、整数执行单元、信号执行单元、媒体执行单元、算术逻辑单元、桶形移位器、整数乘加器，经电路连接组成，以及旁路单元和系统控制协处理器。本发明的媒体数字信号处理器的指令结构分为面向寄存器操作的寄存器—寄存器类指令，和面向存储器操作的寄存器—存储器类指令。既善于执行系统程序，又善于执行数字信号处理程序，兼有RISC处理器和DSP处理器结构特点，是RISC和DSP体系结构的有机融合体。
-
公开(公告)号：CN117009729A
公开(公告)日：2023-11-07
申请号：CN202311293166.2
申请日：2023-10-08
Abstract: 本说明书公开了一种基于softmax的数据处理方法及装置，将目标模型部署在服务器中，通过目标模型的前处理层，确定待处理数据对应的目标矩阵，并通过在服务器上运行归一化层的第一算子，确定该目标矩阵中各行数据分别对应的归一化参数，再通过在服务器上运行第二算子，确定该目标矩阵对应的全局最大值和全局指数和，进而当目标模型的后处理层启动时，通过在服务器上运行融合算子，确定目标矩阵的归一化结果，并根据该归一化结果执行该后处理层对应的数据处理任务。本方法中的服务器不需要对目标矩阵中的数据同时进行处理，即可确定出目标矩阵的全局最大值和全局指数和，减少了对服务器的算力的要求，提高了任务处理效率。
-
公开(公告)号：CN108694705B
公开(公告)日：2020-12-11
申请号：CN201810732244.7
申请日：2018-07-05
Applicant: 浙江大学
Abstract: 本发明公开了一种多帧图像配准与融合去噪方法。本发明包括：(1)选取参考帧与待配准帧；(2)利用相机运动模型将待配准帧配准到参考帧，获得一次配准图；(3)利用特征图估计场景目标运动并获得运动矢量信息，对一次配准图进行配准获得二次配准图；(4)对于二次配准图计算一致性像素图；(5)对二次配准图进行像素域融合和变换域融合；(6)对融合后的结果进行自适应加权融合，获得最终的去噪结果。本发明利用特征图来估计场景目标的运动模型，不仅可以获得稠密的运动矢量信息并且改善了传统光流算法对噪声敏感的问题，同时本发明通过变换域融合和自适应融合的方法在去除图像噪声的同时保持了图像细节。
-
公开(公告)号：CN102629913B
公开(公告)日：2014-12-24
申请号：CN201210104961.8
申请日：2012-04-11
Applicant: 浙江大学
IPC: H04L12/771
Abstract: 本发明公开了一种适用于全局异步局部同步片上互连网络的路由器装置，具有3个流水级，在BW/RC级对微片进行缓存和时钟域的转换，并利用时钟域转换的延迟对数据包进行路由计算和对计算结果的同步；在VA/SA级以投机的方式同时对虚通道和交叉开关的使用权进行申请，虚通道分配器对虚通道请求做出仲裁，交叉开关分配器只对非投机微片的交叉开关请求进行仲裁，并直接将虚通道请求的仲裁结果直接做为微片投机申请交叉开关的仲裁结果，交叉开关分配器优先选择非投机交叉开关请求的仲裁结果做为最终的交叉开关分配结果；在ST级，交叉开关选择器根据交叉开关的仲裁结果，连通相应虚通道的输入端口至输出端口，微片离开异步缓存通过路由器。
-
Patent Agency Ranking
公开(公告)号：CN103427247A
公开(公告)日：2013-12-04
申请号：CN201310310055.8
申请日：2013-07-19
Applicant: 浙江大学
IPC: H01R13/66 , H01R13/70 , G05B19/042
Abstract: 本发明公开了一种基于单片机控制的饮水机智能记忆插座。现有的饮水机的千“滚”水和循环加热保温模式的能耗严重。本发明插座外壳和电路板，电路板包括电源模块、单片机模块、光感模块、红外感应模块、电流检测模块、继电器控制模块、按键模块。插座外壳正上方开有多个通孔，用于电路板上PIR红外探头、光敏电阻和指示灯从通孔穿出，同时插座外壳正上方设置有按键开关。本发明能学习掌握用户用水习惯（时间段），从而控制饮水机日常工作状态，彻底消除无效循环加热。同时附加光控模块，避免黑夜长时间循环加热；附加红外感应模块，弥补未能正确预测的情况。
-
公开(公告)号：CN101866479A
公开(公告)日：2010-10-20
申请号：CN201010166256.1
申请日：2010-05-07
Applicant: 浙江大学
IPC: G06T3/40
Abstract: 一种基于非下采样Contourlet变换的边缘自适应图像放大方法，步骤包括：(1)输入原始图像，设定目标图像的分辨率，确定图像的放大比例系数；(2)对原始图像进行非下采样Contourlet变换，得到变换域的方向子带系数图像；(3)对方向子带系数图像采用方向自适应的插值方法放大至目标分辨率；(4)根据放大的方向子带系数图像，估计目标图像每一待插值点的插值方向；(5)根据目标图像待插值点的插值方向，采用方向自适应的插值方法获得待插值点的像素值；(6)输出最终的放大图像。本发明实现了任意方向的插值，放大后的图像边缘平滑度高，图像整体视觉效果好，可应用于灰度或彩色图像的比例放大。
-
公开(公告)号：CN100363885C
公开(公告)日：2008-01-23
申请号：CN200410084483.4
申请日：2004-11-19
Applicant: 浙江大学
IPC: G06F7/544
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种用于解决处理器中需要多种乘累加模式支持的乘累加装置。该乘累加装置包括预译码单元模块、部分积产生单元模块、Wallace树型加法单元模块、累加单元模块和最终结果单元模块，并按顺序依次连接。与现有技术相比，本发明的有益效果是：提出了一种不需要产生BOOTH编码系数的部分积联合产生方法，可以将部分积产生逻辑减少一个环节，降低部分积产生电路的时延和门数，在保证功能同时减小电路实现的代价，可以均衡各个流水级的时延，满足DSP高工作频率要求。
-
公开(公告)号：CN1632740A
公开(公告)日：2005-06-29
申请号：CN200410084483.4
申请日：2004-11-19
Applicant: 浙江大学
IPC: G06F7/544
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种用于解决处理器中需要多种乘累加模式支持的乘累加装置。该乘累加装置包括预译码单元模块、部分积产生单元模块、Wallace树型加法单元模块、累加单元模块和最终结果单元模块，并按顺序依次连接。与现有技术相比。本发明的有益效果是：提出了一种不需要产生BOOTH编码系数的部分积联合产生方法，可以将部分积产生逻辑减少一个环节，降低部分积产生电路的时延和门数，在保证功能同时减小电路实现的代价，可以均衡各个流水级的时延，满足DSP高工作频率要求。
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.025 seconds)
