-
公开(公告)号：CN115686631B
公开(公告)日：2023-08-29
申请号：CN202211382800.5
申请日：2022-11-07
IPC: G06F9/30
Abstract: 本发明公开了一种基于知识基的随机指令生成方法、装置及存储介质，方法包括：知识基包括架构测试知识、指令的操作码、寄存器和立即数的先验规则；根据知识基对输入参数进行解析，获取目标指令的指令操作名称；根据知识基调用指令操作码生成函数，随机生成指令操作码；根据知识基调用指令参数模型，获取目标指令的指令参数数据；调用对应的参数生成函数，随机生成对应的指令参数值；根据指令操作码对应的指令汇编格式，对指令参数值进行排列，生成一条具体指令；将具体指令写入指令模拟器中进行实时仿真，生成输出指令和指令执行轨迹；在知识基的指导下生成随机指令的方法可以作用于不同处理器指令集架构一致性检测。
-
Patent Agency Ranking
公开(公告)号：CN103377035A
公开(公告)日：2013-10-30
申请号：CN201210107527.5
申请日：2012-04-12
Applicant: 浙江大学
Abstract: 本发明公开了一种针对粗颗粒度流应用的流水并行化方法，包括对串行C代码进行典型数据剖析与依赖分析得到任务依赖图；对任务依赖图进行依赖变换得到有向无环图；建立体系特征图；针对体系特征图对有向无环图进行任务调度并判断任务调度结果是否满足性能要求，若不满足要求，则对有向无环图中的任务进行聚合和拆分得到新的有向无环图，选择新的有向无环图中计算开销最大的任务得到新的计算热点区域，再返回依赖分析继续执行；根据任务调度结果对串行C代码进行分割、修改得到并行C代码；用编译器编译生成并行可执行文件；将所述并行可执行文件加载到目标硬件平台上执行，本发明适用多层嵌套循环的结构，可提取多层循环的并行性。
-
公开(公告)号：CN102629913B
公开(公告)日：2014-12-24
申请号：CN201210104961.8
申请日：2012-04-11
Applicant: 浙江大学
IPC: H04L12/771
Abstract: 本发明公开了一种适用于全局异步局部同步片上互连网络的路由器装置，具有3个流水级，在BW/RC级对微片进行缓存和时钟域的转换，并利用时钟域转换的延迟对数据包进行路由计算和对计算结果的同步；在VA/SA级以投机的方式同时对虚通道和交叉开关的使用权进行申请，虚通道分配器对虚通道请求做出仲裁，交叉开关分配器只对非投机微片的交叉开关请求进行仲裁，并直接将虚通道请求的仲裁结果直接做为微片投机申请交叉开关的仲裁结果，交叉开关分配器优先选择非投机交叉开关请求的仲裁结果做为最终的交叉开关分配结果；在ST级，交叉开关选择器根据交叉开关的仲裁结果，连通相应虚通道的输入端口至输出端口，微片离开异步缓存通过路由器。
-
公开(公告)号：CN116090374A
公开(公告)日：2023-05-09
申请号：CN202211666730.6
申请日：2022-12-23
IPC: G06F30/33 , G06F115/10
Abstract: 本发明公开了基于指令码表的指令测试序列生成方法，根据指令集体系架构规范构建指令码表模型；根据指令码表模型构建覆盖率历史记录表；构建指令测试序列，将生成的指令测试序列中的指令分别送入待验证处理器和指令模拟器中，检查并记录每一条指令处理器执行前后的寄存器资源状态和处理器给出的异常信号，判断并修改暗指令缺陷。本发明以指令码表为基础，根据指令码表构建覆盖率历史记录表，再以覆盖率历史记录表驱动指令生成。相比于现有的指令测试序列生成方法，本发明在保证对暗指令全覆盖的同时提高对指令集架构中暗指令缺陷的检测效率。
-
公开(公告)号：CN115686631A
公开(公告)日：2023-02-03
申请号：CN202211382800.5
申请日：2022-11-07
IPC: G06F9/30
Abstract: 本发明公开了一种基于知识基的随机指令生成方法、装置及存储介质，方法包括：知识基包括架构测试知识、指令的操作码、寄存器和立即数的先验规则；根据知识基对输入参数进行解析，获取目标指令的指令操作名称；根据知识基调用指令操作码生成函数，随机生成指令操作码；根据知识基调用指令参数模型，获取目标指令的指令参数数据；调用对应的参数生成函数，随机生成对应的指令参数值；根据指令操作码对应的指令汇编格式，对指令参数值进行排列，生成一条具体指令；将具体指令写入指令模拟器中进行实时仿真，生成输出指令和指令执行轨迹；在知识基的指导下生成随机指令的方法可以作用于不同处理器指令集架构一致性检测。
-
公开(公告)号：CN102629913A
公开(公告)日：2012-08-08
申请号：CN201210104961.8
申请日：2012-04-11
Applicant: 浙江大学
IPC: H04L12/56
Abstract: 本发明公开了一种适用于全局异步局部同步片上互连网络的路由器装置，具有3个流水级，在BW/RC级对微片进行缓存和时钟域的转换，并利用时钟域转换的延迟对数据包进行路由计算和对计算结果的同步；在VA/SA级以投机的方式同时对虚通道和交叉开关的使用权进行申请，虚通道分配器对虚通道请求做出仲裁，交叉开关分配器只对非投机微片的交叉开关请求进行仲裁，并直接将虚通道请求的仲裁结果直接做为微片投机申请交叉开关的仲裁结果，交叉开关分配器优先选择非投机交叉开关请求的仲裁结果做为最终的交叉开关分配结果；在ST级，交叉开关选择器根据交叉开关的仲裁结果，连通相应虚通道的输入端口至输出端口，微片离开异步缓存通过路由器。
-
-
-
-
-
Search Results
6
records
(took 0.019 seconds)
