一种基于知识基的随机指令生成方法、装置及存储介质

    公开(公告)号:CN115686631A

    公开(公告)日:2023-02-03

    申请号:CN202211382800.5

    申请日:2022-11-07

    IPC分类号: G06F9/30

    摘要: 本发明公开了一种基于知识基的随机指令生成方法、装置及存储介质,方法包括:知识基包括架构测试知识、指令的操作码、寄存器和立即数的先验规则;根据知识基对输入参数进行解析,获取目标指令的指令操作名称;根据知识基调用指令操作码生成函数,随机生成指令操作码;根据知识基调用指令参数模型,获取目标指令的指令参数数据;调用对应的参数生成函数,随机生成对应的指令参数值;根据指令操作码对应的指令汇编格式,对指令参数值进行排列,生成一条具体指令;将具体指令写入指令模拟器中进行实时仿真,生成输出指令和指令执行轨迹;在知识基的指导下生成随机指令的方法可以作用于不同处理器指令集架构一致性检测。

    加解密模块验证方法、装置、计算机设备和存储介质

    公开(公告)号:CN117494164A

    公开(公告)日:2024-02-02

    申请号:CN202311476955.X

    申请日:2023-11-07

    IPC分类号: G06F21/60

    摘要: 本申请涉及一种加解密模块验证方法、装置、计算机设备、存储介质和计算机程序产品。该方法包括:响应于待验证的加解密模块的读请求,获取与加解密模块关联的请求文件和数据文件,将请求文件和数据文件发送至加解密模块;请求文件中包括加解密算法模式和数据文件的文件地址,数据文件中包括与加解密算法模式对应的待处理数据;接收加解密模块返回的第一加解密结果;通过验证平台中的参考模型,调用预设函数库中与加解密算法模式对应的目标函数,对待处理数据进行加解密处理,得到第二加解密结果;根据第一加解密结果和第二加解密结果,得到针对加解密模块的加解密验证结果。采用本方法,能够提高加解密模块的验证效率。

    加密模块控制器、加密模块、加密系统和加密处理方法

    公开(公告)号:CN117633841B

    公开(公告)日:2024-09-03

    申请号:CN202311704193.4

    申请日:2023-12-12

    IPC分类号: G06F21/60

    摘要: 本申请涉及一种加密模块控制器、加密模块、加密系统、加密处理方法和存储介质,可用于计算机技术领域。加密模块控制器中,内存状态计算模块用于存储加密内存中当前待加密数据的有效数据量,以及加密内存对应的预设数据量;控制模块用于在外部硬件加密模块对当前待加密数据进行加密处理的过程中,若监测到内存状态计算模块存储的有效数据量小于预设数据量,则发送请求中断至计算系统,以指示计算系统从原始待加密数据中,读取当前待加密数据的下一待加密数据,将下一待加密数据存储至加密内存中,使下一待加密数据作为当前待加密数据中的新增数据,直到原始待加密数据加密完成。本申请能够提高加密处理的效率。

    全一致性请求节点、分布式虚拟内存操作处理系统、方法

    公开(公告)号:CN117851285A

    公开(公告)日:2024-04-09

    申请号:CN202311567542.2

    申请日:2023-11-22

    摘要: 本申请提供一种全一致性请求节点、分布式虚拟内存操作处理系统、方法。该全一致性请求节点包括:内核模块,用于发起预设操作,并将与预设操作对应的操作字段映射成满足第一总线要求的第一数据;第一处理模块,用于将第一数据映射到满足CHI协议的第一文件,并将第一文件发送至外部混合节点;第一文件包括分布式虚拟内存操作DVMOp报文和广播写数据NCBWrdata报文;第二处理模块,用于接收第一文件和外部混合节点发送的第二文件,根据第一文件和/或第二文件获取执行DVMop操作所需的字段信息,并将字段信息映射成满足第一总线的第二数据;内核模块,包括所有无效操作子模块,所有无效操作子模块用于接收第二数据并执行指定的预设操作。

    一种真随机数生成方法及电路
    5.
    发明公开

    公开(公告)号:CN117472327A

    公开(公告)日:2024-01-30

    申请号:CN202311377754.4

    申请日:2023-10-23

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种真随机数生成方法及电路,通过采集芯片传感器网络中所有传感器对应的原始数据,对所述原始数据进行采样比特截取,得到数据样本序列,对所述数据样本序列进行随机性检测,得到随机性数据序列;对所述随机性数据序列进行数据后处理,得到第一真随机数;与现有技术相比,本发明的技术方案在生成真随机数时,无需采用专用的真随机数生成电路,减少了对芯片面积的占用,同时降低芯片成本。

    数据缓存指令的指令合并电路、方法及芯片

    公开(公告)号:CN117742793B

    公开(公告)日:2024-07-02

    申请号:CN202311444853.X

    申请日:2023-11-01

    IPC分类号: G06F9/38

    摘要: 本申请提供的数据缓存指令的指令合并电路、方法及芯片,包括:第一确定模块,用于响应于当前时刻下接收到的第一指令,确定第一指令指示的缓存地址、第一线程标识以及指令类型;第一指令表征需要进行数据缓存处理;第一线程标识为执行第一指令的线程的标识;第二确定模块,用于若确定指令类型为可合并类型,则在第一队列中,确定具有缓存地址和第一线程标识的数据缓存指令为第二指令;第一队列中包括至少一个数据缓存指令;合并模块,用于若确定第一指令和第二指令可以进行合并,则合并第一指令和第二指令,得到合并后的指令;替换模块,用于基于合并后的指令替换第一队列中的第二指令以确保数据准确缓存,提高指令存储队列的资源利用率。

    数据缓存指令的指令合并电路、方法及芯片

    公开(公告)号:CN117742793A

    公开(公告)日:2024-03-22

    申请号:CN202311444853.X

    申请日:2023-11-01

    IPC分类号: G06F9/38

    摘要: 本申请提供的数据缓存指令的指令合并电路、方法及芯片,包括:第一确定模块,用于响应于当前时刻下接收到的第一指令,确定第一指令指示的缓存地址、第一线程标识以及指令类型;第一指令表征需要进行数据缓存处理;第一线程标识为执行第一指令的线程的标识;第二确定模块,用于若确定指令类型为可合并类型,则在第一队列中,确定具有缓存地址和第一线程标识的数据缓存指令为第二指令;第一队列中包括至少一个数据缓存指令;合并模块,用于若确定第一指令和第二指令可以进行合并,则合并第一指令和第二指令,得到合并后的指令;替换模块,用于基于合并后的指令替换第一队列中的第二指令以确保数据准确缓存,提高指令存储队列的资源利用率。

    加密模块控制器、加密模块、加密系统和加密处理方法

    公开(公告)号:CN117633841A

    公开(公告)日:2024-03-01

    申请号:CN202311704193.4

    申请日:2023-12-12

    IPC分类号: G06F21/60

    摘要: 本申请涉及一种加密模块控制器、加密模块、加密系统、加密处理方法和存储介质,可用于计算机技术领域。加密模块控制器中,内存状态计算模块用于存储加密内存中当前待加密数据的有效数据量,以及加密内存对应的预设数据量;控制模块用于在外部硬件加密模块对当前待加密数据进行加密处理的过程中,若监测到内存状态计算模块存储的有效数据量小于预设数据量,则发送请求中断至计算系统,以指示计算系统从原始待加密数据中,读取当前待加密数据的下一待加密数据,将下一待加密数据存储至加密内存中,使下一待加密数据作为当前待加密数据中的新增数据,直到原始待加密数据加密完成。本申请能够提高加密处理的效率。