-
公开(公告)号：CN103377035A
公开(公告)日：2013-10-30
申请号：CN201210107527.5
申请日：2012-04-12
Applicant: 浙江大学
Abstract: 本发明公开了一种针对粗颗粒度流应用的流水并行化方法，包括对串行C代码进行典型数据剖析与依赖分析得到任务依赖图；对任务依赖图进行依赖变换得到有向无环图；建立体系特征图；针对体系特征图对有向无环图进行任务调度并判断任务调度结果是否满足性能要求，若不满足要求，则对有向无环图中的任务进行聚合和拆分得到新的有向无环图，选择新的有向无环图中计算开销最大的任务得到新的计算热点区域，再返回依赖分析继续执行；根据任务调度结果对串行C代码进行分割、修改得到并行C代码；用编译器编译生成并行可执行文件；将所述并行可执行文件加载到目标硬件平台上执行，本发明适用多层嵌套循环的结构，可提取多层循环的并行性。
-
公开(公告)号：CN101872299B
公开(公告)日：2013-05-01
申请号：CN201010219504.4
申请日：2010-07-06
Applicant: 浙江大学
Abstract: 本发明公开了一种事务存储器的冲突预测处理装置，包括处理器、硬件事务存储器和内部总线；硬件事务存储器内设有投机型高速缓存(201)、写地址缓冲单元(202)、预测恢复高速缓存(203)、冲突预测地址单元(204)和冲突预测寄存器保存单元(205)；写地址缓冲单元(202)分别与处理器和内部总线相连，投机型高速缓存(201)分别与预测恢复高速缓存(203)、冲突预测地址单元(204)和处理器相连，冲突预测寄存器保存单元(205)与内部总线相连。本发明还同时公开了一种事务冲突预测实现方法。采用本发明的事务冲突预测实现方法，能减少事务处理中的冲突损耗。
-
公开(公告)号：CN101251819A
公开(公告)日：2008-08-27
申请号：CN200710164584.6
申请日：2007-12-11
Applicant: 浙江大学
Abstract: 本发明公开了一种适用于多处理器核系统芯片的调试方法：用一个运行在宿主机上的虚拟主控处理器核模块(111)来模拟一个主控处理器和调试控制站程序，负责发送和接收命令，控制多处理器核系统芯片的调试，发送调试命令给物理的每个处理器核上的运行调试服务站模块(131)，并接收回复信息到运行在宿主机上的带有图形化界面的软件调试器(110)。本发明方法占用较小的硬件资源，利用软件来进行调试，可移植性强，适用于多处理器核系统芯片/片上网络平台调试。
-
公开(公告)号：CN1297888C
公开(公告)日：2007-01-31
申请号：CN200410016753.8
申请日：2004-03-03
Applicant: 浙江大学
IPC: G06F9/38
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种32位媒体数字信号处理器。该处理器包括整型处理器核、流水控制单元、取指单元、指令、取操作数、数据、指令高速缓存、数据高速缓存、片上存储器、通用寄存器文件、媒体寄存器文件、总线接口单元、系统总线、整数执行单元、信号执行单元、媒体执行单元、算术逻辑单元、桶形移位器、整数乘加器，经电路连接组成，以及旁路单元和系统控制协处理器。本发明的媒体数字信号处理器的指令结构分为面向寄存器操作的寄存器—寄存器类指令，和面向存储器操作的寄存器—存储器类指令。既善于执行系统程序，又善于执行数字信号处理程序，兼有RISC处理器和DSP处理器结构特点，是RISC和DSP体系结构的有机融合体。
-
公开(公告)号：CN1276345C
公开(公告)日：2006-09-20
申请号：CN200410016754.2
申请日：2004-03-03
Applicant: 浙江大学
IPC: G06F9/38
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种静态实现数据旁路和对寄存器文件数据写入控制的处理器及编译方法，特别是媒体处理器中流水寄存器的编译控制。本发明提供了一种静态实现数据旁路和对寄存器文件数据写入控制的媒体处理器，该处理器没有硬件旁路逻辑，包含6级流水。本发明还提供了一种静态实现数据旁路及寄存器文件数据写入控制的编译方法，在使用前述的媒体处理器时，没有硬件旁路逻辑，流水线旁路的数据通道用于传送需要被旁路的数据。本发明的有益效果是用静态实现数据旁路功能无需对每个旁路数据进行比较，只需要硬件保留旁路的数据通道，硬件的结构非常简单。
-
Patent Agency Ranking
公开(公告)号：CN1560732A
公开(公告)日：2005-01-05
申请号：CN200410016754.2
申请日：2004-03-03
Applicant: 浙江大学
IPC: G06F9/38
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种静态实现数据旁路和对寄存器文件数据写入控制的处理器及编译方法，特别是媒体处理器中流水寄存器的编译控制。本发明提供了一种静态实现数据旁路和对寄存器文件数据写入控制的媒体处理器，该处理器没有硬件旁路逻辑，包含6级流水。本发明还提供了一种静态实现数据旁路及寄存器文件数据写入控制的编译方法，在使用前述的媒体处理器时，没有硬件旁路逻辑，流水线旁路的数据通道用于传送需要被旁路的数据。本发明的有益效果是用静态实现数据旁路功能无需对每个旁路数据进行比较，只需要硬件保留旁路的数据通道，硬件的结构非常简单。
-
公开(公告)号：CN102629913A
公开(公告)日：2012-08-08
申请号：CN201210104961.8
申请日：2012-04-11
Applicant: 浙江大学
IPC: H04L12/56
Abstract: 本发明公开了一种适用于全局异步局部同步片上互连网络的路由器装置，具有3个流水级，在BW/RC级对微片进行缓存和时钟域的转换，并利用时钟域转换的延迟对数据包进行路由计算和对计算结果的同步；在VA/SA级以投机的方式同时对虚通道和交叉开关的使用权进行申请，虚通道分配器对虚通道请求做出仲裁，交叉开关分配器只对非投机微片的交叉开关请求进行仲裁，并直接将虚通道请求的仲裁结果直接做为微片投机申请交叉开关的仲裁结果，交叉开关分配器优先选择非投机交叉开关请求的仲裁结果做为最终的交叉开关分配结果；在ST级，交叉开关选择器根据交叉开关的仲裁结果，连通相应虚通道的输入端口至输出端口，微片离开异步缓存通过路由器。
-
公开(公告)号：CN101872299A
公开(公告)日：2010-10-27
申请号：CN201010219504.4
申请日：2010-07-06
Applicant: 浙江大学
Abstract: 本发明公开了一种事务存储器的冲突预测处理装置，包括处理器、硬件事务存储器和内部总线；硬件事务存储器内设有投机型高速缓存(201)、写地址缓冲单元(202)、预测恢复高速缓存(203)、冲突预测地址单元(204)和冲突预测寄存器保存单元(205)；写地址缓冲单元(202)分别与处理器和内部总线相连，投机型高速缓存(201)分别与预测恢复高速缓存(203)、冲突预测地址单元(204)和处理器相连，冲突预测寄存器保存单元(205)与内部总线相连。本发明还同时公开了一种事务冲突预测实现方法。采用本发明的事务冲突预测实现方法，能减少事务处理中的冲突损耗。
-
公开(公告)号：CN100592266C
公开(公告)日：2010-02-24
申请号：CN200810060713.1
申请日：2008-04-25
Applicant: 浙江大学
IPC: G06F11/36
Abstract: 本发明公开了一种微处理器调试方法，包括：一个调试通信接口，作为调试主机与微处理器内核的通信通道；一种同步机制，保证不同时钟域的内核与调试主机分时访问地址寄存器、数据寄存器和控制寄存器；一种快速传送机制，实现大量数据在片外调试存储空间与微处理器内核之间快速上载和下载；七类产生于微处理器不同流水级的调试异常；一种调试异常精确处理机制。本发明还同时提供了用于嵌入到被调试的微处理器上的专用的微处理器调试模块。采用本发明的方法能解决JTAG调试传输速率问题以及精确调试异常的触发和处理问题。
-
公开(公告)号：CN100492315C
公开(公告)日：2009-05-27
申请号：CN200410089584.0
申请日：2004-12-15
Applicant: 浙江大学
IPC: G06F11/36
Abstract: 本发明公开了一种微处理器及计算机系统，旨在提供一种能够完成对DSP核的功能验证，并使DSP处理器具有实时仿真验证功能的嵌入式信号处理器模拟器。本发明提供了一种嵌入式信号处理器模拟器，包括标准JTAG协议接口、串并转换电路模块、包装电路模块Wrapper、和调试模块Debugger，标准JTAG协议接口中的指令寄存器包含扫描链选择指令和调试指令。本发明在基于硬件仿真器上对其进行仿真验证，解决了基于软件仿真器仿真方法速度慢的缺点，同时又解决了基于硬件仿真器仿真方法缺乏调试手段的缺点。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.016 seconds)
