公开(公告)号：CN111052323A

公开(公告)日：2020-04-21

申请号：CN201880053573.7

申请日：2018-08-09

Applicant: 株式会社电装

Inventor： 小田洋平

IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/78

Abstract: 具备：半导体基板(10)；半导体元件(18)，形成在半导体基板(10)的一面(10a)上；绝缘膜(20)，以将半导体元件(18)覆盖的状态形成在半导体基板(10)的一面(10a)上，形成有使半导体基板(10)的一面(10a)侧的区域露出的第1接触孔(21)以及使半导体元件(18)露出的第2接触孔(22)；第1电极(23)，经由第1接触孔(21)而与半导体基板(10)的一面(10a)侧的区域电连接；以及第2电极(24)，经由第2接触孔(22)而与半导体元件(18)电连接。并且，绝缘膜(20)的与半导体基板(10)的一面(10a)相反侧的一面(20a)被平坦化，并且使该一面(20a)与半导体基板的一面(10a)之间的间隔沿着半导体基板(10)的面方向相等。

公开(公告)号：CN103177968B

公开(公告)日：2015-11-18

申请号：CN201210575014.7

申请日：2012-12-26

Applicant: 株式会社电装

Inventor： 江口浩次 ,  小田洋平 ,  足立信一

IPC: H01L21/336 ,  H01L21/304

CPC classification number: H01L21/78 ,  H01L21/02639 ,  H01L21/30625 ,  H01L21/31138 ,  H01L29/0657

Abstract: 本发明公开了一种半导体器件制造方法。在所述半导体器件制造方法中，在半导体衬底（3）的前表面（3a）上形成绝缘层（6）。通过使用所述绝缘层（6）作为掩模来在所述衬底（3）中形成沟槽（8），以使得所述绝缘层（6）的第一部分（6a）位于所述沟槽（8）之间的所述前表面（3a）上，并且使得所述绝缘层（6）的第二部分（6b）位于除了所述沟槽（8）之间以外的位置处的所述前表面（3a）上。去除整个所述第一部分（6a），并去除每个沟槽（8）的开口周围的所述第二部分（6b）。通过在所述前表面（3a）侧上外延生长外延层（9），而利用所述外延层（9）填充所述沟槽（8）。通过使用剩余的所述第二部分（6b）作为抛光停止部，而对所述前表面（3a）侧进行抛光。