公开(公告)号：CN106531799A

公开(公告)日：2017-03-22

申请号：CN201610064394.6

申请日：2016-01-29

Applicant: 株式会社东芝

Inventor： 铃木拓马 ,  河野洋志

IPC: H01L29/78 ,  H01L29/06

Abstract: 实施方式的半导体装置包括：SiC层，具有第1面及第2面；栅极绝缘膜，设置于第1面上；栅极电极，设置于栅极绝缘膜上；第1导电型的第1SiC区域，设置于SiC层内，且一部分设置于第1面；第2导电型的第2SiC区域，设置于第1SiC区域内，且一部分设置于第1面；第1导电型的第3SiC区域，设置于第2SiC区域内，且一部分设置于第1面；及第1导电型的第4SiC区域，设置于第2SiC区域与栅极绝缘膜之间，在第1面由第2SiC区域夹着，且在第1面设置于第1SiC区域与第3SiC区域之间。

公开(公告)号：CN106531779A

公开(公告)日：2017-03-22

申请号：CN201610133501.6

申请日：2016-03-09

Applicant: 株式会社东芝

Inventor： 铃木拓马 ,  上原准市

IPC: H01L29/06 ,  H01L29/24 ,  H01L29/41 ,  H01L29/43 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/45 ,  H01L21/0485 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/417 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/861 ,  H01L29/0684 ,  H01L29/24 ,  H01L29/41 ,  H01L29/43 ,  H01L29/66068 ,  H01L29/78

Abstract: 本发明的实施方式提供一种因电极膜剥落导致的可靠性降低得到抑制的半导体装置。实施方式的半导体装置具备：碳化硅层；第1电极；第1绝缘膜，设置在所述碳化硅层与所述第1电极之间；第1导电型的第1碳化硅区域，设置在所述碳化硅层内的所述第1电极侧；第2导电型的第2碳化硅区域，设置在所述第1碳化硅区域内；第1导电型的第3碳化硅区域，设置在所述第2碳化硅区域内；第2电极，设置在所述碳化硅层的与所述第1电极相反侧，与所述碳化硅层电连接，且包含金属、硅及碳；以及第3电极，与所述第3碳化硅区域电连接，包含所述金属、硅及碳，且碳浓度高于所述第2电极。

公开(公告)号：CN105977182A

公开(公告)日：2016-09-28

申请号：CN201510556151.X

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 铃木拓马 ,  藤泽博文 ,  白川努 ,  佐野贤也

IPC: H01L21/67 ,  H01L23/544

CPC classification number: H01L23/544 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/24 ,  H01L29/872 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/54473 ,  H01L21/67282

Abstract: 本发明的实施方式提供一种能够减少器件不良的半导体装置及其制造方法。实施方式的半导体装置包括：常压下为非液相的材料的单晶衬底；以及识别标记，设置于所述衬底，且具有非晶质的所述材料的区域、或偏离了化学计量的所述材料的区域。

公开(公告)号：CN104916707A

公开(公告)日：2015-09-16

申请号：CN201510096483.4

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 水上诚 ,  铃木拓马

IPC: H01L29/868 ,  H01L21/329

CPC classification number: H01L21/0455 ,  H01L29/0649 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66136 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明的实施方式提供使导通电阻降低的半导体装置及其制造方法。实施方式的半导体装置，具备：第1电极；第2电极；第1导电型的第1半导体层，设在上述第1电极与上述第2电极之间，具有在从上述第1电极朝向上述第2电极的第1方向上碳空位密度变低的区域；第1导电型的第2半导体层，设在上述第1电极与上述第1半导体层之间，杂质元素浓度比上述第1半导体层高；以及第2导电型的多个第3半导体层，设在上述第2电极与上述第1半导体层之间。

公开(公告)号：CN101221989A

公开(公告)日：2008-07-16

申请号：CN200710153275.9

申请日：2007-09-29

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  铃木拓马 ,  太田千春 ,  四户孝

IPC: H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608

Abstract: 一种半导体器件包括：第一导电类型的SiC衬底；形成在该衬底上的第一导电类型的SiC半导体层，该半导体层的杂质浓度低于衬底的杂质浓度；第一电极，形成在半导体层上且与半导体层形成肖特基结，该肖特基结的势垒高度为1eV或更小；多个第二导电类型的结势垒，形成为接触第一电极，并且每一个所述结势垒距半导体层的上表面的深度为d1，其宽度为w，以及相邻的结势垒之间的间距为s；第二导电类型的边缘终端区，形成在结势垒的外侧以接触第一电极，并且其距半导体层的上表面的深度为d2；以及第二电极，形成在衬底的第二表面上，其中满足下列关系：d1/d2≥1，s/d1≤0.6，以及s/(w+s)≤0.33。

公开(公告)号：CN118693133A

公开(公告)日：2024-09-24

申请号：CN202311037095.X

申请日：2023-08-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 铃木拓马

IPC: H01L29/32 ,  H01L29/36 ,  H01L29/16 ,  H01L29/868

Abstract: 本发明的实施方式涉及半导体装置。实施方式是包含碳化硅的半导体装置。半导体装置具备半导体基板、第一半导体部、第二半导体部、第三半导体部以及第四半导体部。第一～第三半导体部是第一导电型，第四半导体部是第二导电型。第二半导体部的载流子浓度与第一半导体部的载流子浓度相同或低于第一半导体部的载流子浓度。第二半导体部的载流子浓度与第三半导体部的载流子浓度相同或高于第三半导体部的载流子浓度。第二半导体部的点缺陷密度与第一半导体部的点缺陷密度相同或高于第三半导体部的点缺陷密度。

公开(公告)号：CN116845083A

公开(公告)日：2023-10-03

申请号：CN202210919891.5

申请日：2022-08-01

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 铃木拓马 ,  河野洋志 ,  田中克久

IPC: H01L29/06 ,  H01L29/78

Abstract: 实施方式的碳化硅半导体装置包括：第一电极；第二电极；第一半导体层，设置在第一电极与第二电极之间，包括碳化硅；包括碳化硅的第一导电型的多个第一半导体柱区域；包括碳化硅的第二导电型的第二半导体柱区域。第一半导体柱区域设置在第一半导体层与第二电极之间，包括：第一区域，具有第一杂质浓度；第二区域，在与从第一电极朝向第二电极的第一方向正交的第二方向上与第一区域并列，且具有比第一杂质浓度浓的第二杂质浓度。第二半导体柱区域设置在第一半导体层与第二电极之间，在第二方向上位于第一半导体柱区域之间，还包括：第三区域，具有第三杂质浓度；第四区域，在第二方向上与第三区域并列，且具有比第三杂质浓度浓的第四杂质浓度。

公开(公告)号：CN104916689A

公开(公告)日：2015-09-16

申请号：CN201410379586.7

申请日：2014-08-04

Applicant: 株式会社东芝

Inventor： 铃木拓马

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L29/06 ,  H01L29/42364 ,  H01L29/66477

Abstract: 本发明提供具有高的沟道移动度的半导体装置及其制造方法。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的第2半导体区域，设置在所述第1半导体区域之上；第1导电型的第3半导体区域，设置在所述第2半导体区域之上，该第3半导体区域的杂质浓度比所述第1半导体区域高；栅极绝缘膜，与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接，该栅极绝缘膜含有氮，存在随着远离与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域的接合部而所述氮的浓度变为低浓度的区域；以及栅极电极，隔着所述栅极绝缘膜而与所述第3半导体区域、所述第2半导体区域以及所述第1半导体区域相接。

公开(公告)号：CN103579341A

公开(公告)日：2014-02-12

申请号：CN201310084170.8

申请日：2013-03-15

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  河野洋志 ,  铃木拓马 ,  清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/105 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1041 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/78 ,  H01L29/0615 ,  H01L29/36 ,  H01L29/7393

Abstract: 根据实施例，一种晶体管，包括：结构体；绝缘膜；控制电极；第一电极；以及第二电极。所述结构体包括第一至第三半导体区，并且包括具有第一元素和第二元素的复合半导体。所述第一电极与所述第三半导体区电连续。所述第二电极与所述第一半导体区电连续。所述结构体具有设置在所述第二半导体区的下端上的第一区域以及除了所述第一区域之外的第二区域。所述第一区域是通过使得所述第二元素的气源的浓度与所述第一元素的气源的浓度的比率大于1.0形成的区域。所述第一区域中的所述第一导电类型的杂质浓度高于所述第二区域中的所述第一导电类型的杂质浓度。

公开(公告)号：CN103296089A

公开(公告)日：2013-09-11

申请号：CN201310063169.7

申请日：2013-02-28

Applicant: 株式会社东芝

Inventor： 河野洋志 ,  四户孝 ,  铃木拓马 ,  西尾让司

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L21/0465 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明公开了一种半导体器件及其制造方法。根据一个实施例，所述半导体器件包括：第一、第二、第三、第四和第五半导体区，绝缘膜，控制电极以及第一和第二电极。所述第一、第二、第三、第四和第五半导体区包括碳化硅。所述第一半导体区具有第一杂质浓度，并且具有第一部分。在所述第一半导体区上设置所述第二半导体区。在所述第二半导体区上设置第三半导体区。在所述第一部分与所述第二半导体区之间设置所述第四半导体区。在所述第一部分与所述第三半导体区之间设置所述第四半导体区。所述第五半导体区包括设置在所述第一部分与所述第二半导体区之间的第一区，并且具有高于所述第一杂质浓度的第二杂质浓度。