-
公开(公告)号：CN101154169A
公开(公告)日：2008-04-02
申请号：CN200710161890.4
申请日：2007-09-27
Applicant: 株式会社东芝
CPC classification number: G06F9/5044
Abstract: 一种包括处理器单元和调度器的多处理器系统，该处理器单元包括：内核A，其包括用于改进数据处理的处理性能的第一处理机制和用于收集该数据处理中正在使用的或已使用的硬件资源的使用信息的PM单元；以及内核B，其具有与该第一处理机制采用相同处理系统并且在处理性能上次于该第一处理机制的第二处理机制；该调度器将以前未被执行过的任务提供给内核A并且将将要重新执行的任务提供给处理器内核(A和B)之一以便执行该任务，通过参考在包括具有相同任务的多个任务的应用软件的执行时间、在PM单元中以前收集的该任务的硬件资源的使用信息，选择处理器单元。
-
公开(公告)号：CN101082882A
公开(公告)日：2007-12-05
申请号：CN200710092368.5
申请日：2007-02-28
Applicant: 株式会社东芝
IPC: G06F12/08
CPC classification number: G06F12/084 , Y02D10/13
Abstract: 本发明涉及一种高速缓冲存储器装置，包括命令接收单元，从多个处理器的每一个中接收多个命令；处理单元，根据每一个所述命令执行处理；以及存储单元，当所述命令接收单元接收第一命令而处理单元正在处理第二命令时，将所述第一命令存储在队列中，与所述第一命令相对应的高速缓冲存储器行地址与正在由所述处理单元处理的第二命令相对应的高速缓冲存储器的行地址相同。
-
公开(公告)号：CN102411518B
公开(公告)日：2014-10-08
申请号：CN201110254403.5
申请日：2011-08-31
Applicant: 株式会社东芝
CPC classification number: G06F11/108 , G06F2211/1059 , G06F2211/1073 , G06F2211/1092
Abstract: 本发明涉及控制器、存储装置以及计算机程序产品。根据一个实施例，控制器控制向包括第一数据存储单元和第二数据存储单元的存储装置的写入以及从所述存储装置的读出。所述第二数据存储单元存储用户数据和所述用户数据的奇偶校验数据。所述第一数据存储单元存储所述奇偶校验数据。所述控制器包括奇偶校验更新单元和奇偶校验写入单元。当奇偶校验数据被更新时，所述奇偶校验更新单元将更新后的奇偶校验数据写入到所述第一数据存储单元中。当满足特定要求时，所述奇偶校验写入单元读出在所述第一数据存储单元中写入的奇偶校验数据并将由此读出的奇偶校验数据写入到所述第二数据存储单元中。
-
公开(公告)号：CN102163458B
公开(公告)日：2014-09-10
申请号：CN201110036760.4
申请日：2011-02-12
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C29/52 , G06F11/1008 , G06F11/1068
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括数据被请求写入其中的半导体存储器芯片。所述数据具有一个或多个预定单位的第一数据的段。所述装置包括：写控制器，其将所述第一数据和冗余信息写入不同的半导体存储器芯片中，所述冗余信息是通过使用预定数目的所述第一数据的段而计算出的且被用于校正所述预定数目的所述第一数据的段中的错误；以及存储单元，其存储识别信息和区域指定信息以使所述存储识别信息和区域指定信息彼此相关联。所述识别信息使所述第一数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的彼此相关联的所述第一数据和所述冗余信息被写入的多个存储区域。
-
公开(公告)号：CN103151073A
公开(公告)日：2013-06-12
申请号：CN201310053280.8
申请日：2009-09-14
Applicant: 株式会社东芝
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/105 , G11C2216/14
Abstract: 本发明涉及半导体存储装置和存储控制方法。一种半导体存储装置包括：第一存储单元，其具有作为数据写入区域的多个第一块；指令单元，其发出将数据写入所述第一块中的写入指令；转换单元，其参考转换表将输入数据的外部地址转换成在所述第一块中的存储位置，在所述地址转换表中所述数据的外部地址与所述第一块中的所述数据的所述存储位置相关联；以及判断单元，其基于所述输入数据的所述存储位置而判断所述第一块中的任何块是否存储有效数据，其中当所述第一块中的任何块没有存储所述有效数据时，所述指令单元发出将数据写入其中没有存储所述有效数据的所述第一块中的写入指令。
-
Patent Agency Ranking
公开(公告)号：CN102193748A
公开(公告)日：2011-09-21
申请号：CN201110048761.0
申请日：2011-03-01
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F3/0608 , G06F3/061 , G06F3/0611 , G06F3/0631 , G06F3/0638 , G06F3/064 , G06F3/0644 , G06F3/0659 , G06F3/0665 , G06F3/0679 , G06F3/0688 , G06F12/00 , G06F12/16 , G06F2212/1016 , G06F2212/214 , G06F2212/7202 , G06F2212/7205
Abstract: 本发明涉及控制器、数据存储装置以及程序产品。根据一个实施例，写指令单元指令数据存取单元在数据存储单元的由第一物理地址指示的存储区中写入写目标数据，指令管理信息存取单元更新地址转换信息，并指令第一存取单元更新所述第一物理地址。压缩单元提取压缩目标数据的物理地址，指令所述数据存取单元读取在所述数据存储单元的由所述物理地址指示的存储区中所存储的所述压缩目标数据，指令所述数据存取单元在所述数据存储单元的由第二物理地址指示的存储区中写入所述压缩目标数据，指令所述管理信息存取单元更新所述地址转换信息，并指令第二存取单元更新所述第二物理地址。
-
公开(公告)号：CN101763894A
公开(公告)日：2010-06-30
申请号：CN200910169039.5
申请日：2009-09-14
Applicant: 株式会社东芝
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/105 , G11C2216/14
Abstract: 本发明涉及半导体存储装置和存储控制方法。一种半导体存储装置包括：第一存储单元，其具有作为数据写入区域的多个第一块；指令单元，其发出将数据写入所述第一块中的写入指令；转换单元，其参考转换表将输入数据的外部地址转换成在所述第一块中的存储位置，在所述地址转换表中所述数据的外部地址与所述第一块中的所述数据的所述存储位置相关联；以及判断单元，其基于所述输入数据的所述存储位置而判断所述第一块中的任何块是否存储有效数据，其中当所述第一块中的任何块没有存储所述有效数据时，所述指令单元发出将数据写入其中没有存储所述有效数据的所述第一块中的写入指令。
-
公开(公告)号：CN101622607A
公开(公告)日：2010-01-06
申请号：CN200880006364.3
申请日：2008-09-22
Applicant: 株式会社东芝
CPC classification number: G06F11/1412 , G06F11/1068 , G06F11/1402 , G06F12/02 , G11C16/0483 , G11C16/3418 , G11C16/3431
Abstract: 本发明提供一种半导体存储装置作为可以有效地执行刷新操作的半导体存储装置，其包括：非易失性半导体存储器，其按块来存储数据，所述块为数据擦除的单位；以及控制单元，其监控存储在选自所述块的受监控块中的数据的错误计数，并且刷新在其中所述错误计数等于或大于阈值的受监控块中的数据。
-
公开(公告)号：CN100454279C
公开(公告)日：2009-01-21
申请号：CN200610059872.0
申请日：2006-03-20
Applicant: 株式会社东芝
IPC: G06F13/14
CPC classification number: G06F13/4009
Abstract: 用于对通过分割事务总线从主设备发送到从设备的命令的重试实现避让定时的系统和方法。一个实施例包括缓冲器，具有用于存储每个未决命令和相关信息的项，包括命令的重试次数和静态伪随机定时器期满值。根据与对应于该项的命令的重试次数相关的掩码，将每个项的定时器期满值与该运行计数器进行比较。在两个值的未屏蔽位匹配时，重试该命令。在一个实施例中，用于存储重试次数和定时器期满值的缓冲器项的相同部分用于交替存储与确认响应一起接收的从生成标志。
-
公开(公告)号：CN1845085A
公开(公告)日：2006-10-11
申请号：CN200610059872.0
申请日：2006-03-20
Applicant: 株式会社东芝
IPC: G06F13/14
CPC classification number: G06F13/4009
Abstract: 用于对通过分割事务总线从主设备发送到从设备的命令的重试实现避让定时的系统和方法。一个实施例包括缓冲器，具有用于存储每个未决命令和相关信息的项，包括命令的重试次数和静态伪随机定时器期满值。根据与对应于该项的命令的重试次数相关的掩码，将每个项的定时器期满值与该运行计数器进行比较。在两个值的未屏蔽位匹配时，重试该命令。在一个实施例中，用于存储重试次数和定时器期满值的缓冲器项的相同部分用于交替存储与确认响应一起接收的从生成标志。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.033 seconds)
