-
公开(公告)号：CN102203871B
公开(公告)日：2014-06-04
申请号：CN200980100210.5
申请日：2009-09-11
Applicant: 松下电器产业株式会社
IPC: G11C11/413 , H01L21/822 , H01L21/8244 , H01L27/04 , H01L27/10 , H01L27/11
CPC classification number: G11C11/413 , G11C5/147 , H01L23/5286 , H01L27/11 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路，其是具有逻辑电路(104)和多个SRAM宏(103)的系统LSI(100)，该系统LSI(100)包括：接受从系统LSI(100)的外部提供的电压VDDP，并生成比该电压VDDP还低的稳定化电压VDDM的电源电路(102)。向多个各SRAM宏(103)的SRAM存储单元(103a)提供由电源电路(102)生成的电压VDDM，并且，向各SRAM宏(103)的SRAM逻辑电路(103b)提供从外部提供的电压VDD。另外，从外部向逻辑电路(104)提供电压VDD。
-
公开(公告)号：CN1941579B
公开(公告)日：2012-05-09
申请号：CN200610154013.X
申请日：2006-09-19
Applicant: 松下电器产业株式会社
CPC classification number: H02M3/07
Abstract: 一种升压电路，各级由MOS晶体管(M04、M14、M24、M34)和一端与所述MOS晶体管的漏极或源极中的一方连接的电容器(C14、C24a、C24b、C34a、C34b、C34c)构成；所述MOS晶体管纵列连接后，从而将各级连接；各级中的所述MOS晶体管的栅极和漏极或源极中的一个互相电连接的同时，至少一组相邻的MOS晶体管的基板，与其中的一个漏极或源极中的一个互相电连接。能够抑制反偏置效应，缩小布局面积。另外，用多个串联的电容器构成后级的升压电容器后，能够抑制各电容器的耐压劣化。提供实现小面积化的布局的、可以混载到标准CMOS工艺的LSI中的升压电路。
-
公开(公告)号：CN101030448B
公开(公告)日：2011-09-07
申请号：CN200710086119.5
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 提供一种半导体存储器件和半导体集成电路系统。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN102105940A
公开(公告)日：2011-06-22
申请号：CN201080002170.3
申请日：2010-02-03
Applicant: 松下电器产业株式会社
IPC: G11C11/41 , G11C11/401 , G11C11/407 , G11C11/4099 , G11C11/412 , G11C11/413 , G11C11/419
CPC classification number: G11C5/063 , G11C7/14 , G11C11/417
Abstract: 本发明提供一种半导体存储装置。其中，通过在存储单元阵列(101)内配置虚拟单元阵列(201)、在输入输出电路(400)之间配置中间缓冲器(300)，从而在位宽大的存储器中也能将面积增大效果抑制在最小限度，同时使输入输出电路(400)的控制信号高速且高频率地动作。
-
公开(公告)号：CN101252019A
公开(公告)日：2008-08-27
申请号：CN200810004810.9
申请日：2008-02-02
Applicant: 松下电器产业株式会社
IPC: G11C16/04 , G11C16/06 , G11C16/08 , H01L27/115 , G11C16/26
CPC classification number: G11C16/0441 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11558
Abstract: 本发明提供一种可按标准CMOS工艺制造的非易失性半导体存储器件，提供一种节省存储单元面积的技术。在通过在浮置栅上蓄积电荷而存储数据的非易失性半导体存储器件中，按阵列状排列包含作为读出器件的第一MOS晶体管(38、39)、由作为电容耦合器件的第一电容器(47、48)和作为擦除器件的第二电容器(49、50)构成的位单元(62、63)、以及具有第二MOS晶体管(28、29)和第三MOS晶体管(34、35)的译码器件(61)的存储单元(60)。能使可进行每个位的选择擦除的非易失性存储器阵列化，从而可以大幅度地缩小磁心面积。
-
Patent Agency Ranking
公开(公告)号：CN101083142A
公开(公告)日：2007-12-05
申请号：CN200710105461.5
申请日：2007-05-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C29/26 , G11C29/4401 , G11C29/72 , G11C29/789 , G11C29/806
Abstract: 本发明提供一种半导体器件，包括能够自我修复芯片内的故障单元的系统，抑制电路面积的增加，缩短用于救济冗余存储器的故障的救济信息传送时间以及电熔丝的切断时间。冗余存储器(11、12)能够独立动作。测试电路(30)进行冗余存储器(11、12)的检查，当判断为存在故障单元时，输出用于救济该故障单元的救济信息(S3)。救济处理部(21)具有为冗余存储器(11、12)所共有的、且分别具有能够存储救济信息(S3)的救济信息存储部(L11～L1x)的多个故障救济部(211～21x)，进行冗余存储器(11、12)的救济处理。
-
公开(公告)号：CN101252019B
公开(公告)日：2013-01-09
申请号：CN200810004810.9
申请日：2008-02-02
Applicant: 松下电器产业株式会社
IPC: G11C16/04 , G11C16/06 , G11C16/08 , H01L27/115 , G11C16/26
CPC classification number: G11C16/0441 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11558
Abstract: 本发明提供一种可按标准CMOS工艺制造的非易失性半导体存储器件，提供一种节省存储单元面积的技术。在通过在浮置栅上蓄积电荷而存储数据的非易失性半导体存储器件中，按阵列状排列包含作为读出器件的第一MOS晶体管(38、39)、由作为电容耦合器件的第一电容器(47、48)和作为擦除器件的第二电容器(49、50)构成的位单元(62、63)、以及具有第二MOS晶体管(28、29)和第三MOS晶体管(34、35)的译码器件(61)的存储单元(60)。能使可进行每个位的选择擦除的非易失性存储器阵列化，从而可以大幅度地缩小磁心面积。
-
公开(公告)号：CN102354529A
公开(公告)日：2012-02-15
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN101981626A
公开(公告)日：2011-02-23
申请号：CN201080001275.7
申请日：2010-02-03
Applicant: 松下电器产业株式会社
IPC: G11C11/41 , G11C11/413 , G11C11/417
CPC classification number: G11C11/419 , G11C7/12
Abstract: 本发明提供一种半导体存储装置。对于应用位线降压技术的存储器，在IO模块(2)中设置有：对针对存储器单元的列设置的第一位线(BL/NBL)的电位进行控制的第一晶体管(TR1)、和控制该第一晶体管(TR1)的第一逻辑门电路(LG1)。第一晶体管(TR1)的漏极或源极与第一逻辑门电路(LG1)的输入连接，并且第一晶体管(TR1)的栅极与第一逻辑门电路(LG1)的输出连接，第一晶体管(TR1)被脉冲驱动。并且，仅对一条位线(BL)连接数据读出电路(11)。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.059 seconds)
