-
公开(公告)号:CN113423872A
公开(公告)日:2021-09-21
申请号:CN202080014052.8
申请日:2020-01-10
Applicant: 富士胶片株式会社
Abstract: 本发明提供一种能够形成笔直的微孔的阳极氧化处理方法及抑制导电性材料的填充缺陷的各向异性导电性部件的制造方法。所述阳极氧化处理方法为对阀金属板的表面实施多次阳极氧化处理且在阀金属板的表面形成阳极氧化膜,所述阳极氧化膜具有存在于阀金属板的厚度方向上的微孔和存在于微孔的底部的阻挡层。在多次阳极氧化处理中,第2次以后的阳极氧化处理工序的电流增加期间和电流维持期间是连续的。电流增加期间为电流增加量超过每秒0安培每平方米且为每秒0.2安培每平方米以下、并且为10分钟以下的期间。在电流维持期间,电流维持恒定值,恒定值为电流增加期间的最大电流值以下。
-
公开(公告)号:CN111615745A
公开(公告)日:2020-09-01
申请号:CN201980008551.3
申请日:2019-02-12
Applicant: 富士胶片株式会社
Abstract: 本发明提供一种抑制导电性部件彼此的位置偏离并且抑制导电性部件彼此接合的阻碍的接合体的制造方法、用于制造接合体的临时固定部件及层叠体。接合体的制造方法包括:临时固定工序,通过在至少两个具有导电性的导电部件之间设置临时固定部件而使至少两个导电部件彼此临时固定;去除工序,去除临时固定部件;及接合工序,接合至少两个导电部件。临时固定部件用于接合体的制造方法。层叠体是在具有导电性的至少两个导电部件之间设置临时固定部件而层叠的层叠体。
-
公开(公告)号:CN105934540A
公开(公告)日:2016-09-07
申请号:CN201580005720.X
申请日:2015-01-29
Applicant: 富士胶片株式会社
CPC classification number: H01M10/0525 , C23C18/1653 , C23C18/54 , C25D3/38 , C25D11/18 , C25D11/20 , C25D11/24 , C25F3/04 , H01G11/68 , H01G11/70 , H01G11/84 , H01M4/044 , H01M4/0442 , H01M4/661 , H01M4/664 , H01M4/667 , H01M4/80 , H01M2004/021 , Y02E60/13 , Y02T10/7011 , Y02T10/7022
Abstract: 本发明的课题在于提供一种简便且生产性高,可使用任意铝材料,且可优选用于与活性物质层的粘附性优异的集电体的铝板的制造方法、以及蓄电装置用集电体及蓄电装置。本发明的铝板的制造方法是具有厚度方向上具有多个贯穿孔的铝基材的铝板的制造方法,其具有:氧化膜形成工序,对厚度5~1000μm的铝基材的表面实施氧化膜形成处理而形成氧化膜;贯穿孔形成工序,在氧化膜形成工序后实施电化学溶解处理而形成贯穿孔。
-
公开(公告)号:CN101897083B
公开(公告)日:2013-06-05
申请号:CN200880119897.2
申请日:2008-12-01
Applicant: 富士胶片株式会社
CPC classification number: H01L23/5389 , H01L23/49827 , H01L2924/0002 , H01R12/714 , Y10T29/49126 , Y10T29/4921 , Y10T428/24074 , Y10T428/24083 , Y10T428/24091 , Y10T428/24174 , Y10T428/24917 , Y10T428/249953 , Y10T428/249956 , H01L2924/00
Abstract: 提供一种各向异性导电接合组件,其中各向异性导电膜被接合到至少一种导电材料上,所述至少一种材料选自金(Au)、银(Ag)、铜(Cu)、铝(Al)、镁(Mg)、镍(Ni)、铟掺杂的氧化锡(ITO)、钼(Mo)、铁(Fe)、Pd(钯)、铍(Be)和铼(Re)。所述组件的特征在于:所述各向异性导电膜具有绝缘基底和导电通道,所述导电通道由导电构件构成,彼此绝缘,并且在所述绝缘基底的厚度方向上延伸通过所述绝缘基底,导电通道的一端暴露于所述绝缘基底的一侧,并且另一端暴露于另一侧,所述导电通道的密度是3,000,000个/mm2以上,并且所述绝缘基底是具有微孔的铝基板的阳极氧化膜构成的结构体,并且每一个微孔沿着深度都没有分支结构。通过显著提高了导电通道的设置密度,即使结构体实现了更高的集成度,所述组件也可以被用作半导体器件等的电子部件的各向异性导电构件或用于检查的连接器。
-
公开(公告)号:CN102664324A
公开(公告)日:2012-09-12
申请号:CN201110286748.9
申请日:2011-09-23
Applicant: 富士胶片株式会社
CPC classification number: H01R43/007 , C25D1/006 , C25D3/12 , C25D3/38 , C25D11/04 , C25D11/045 , C25D11/08 , C25D11/12 , C25D11/20 , C25D11/24 , H01R13/2414
Abstract: 本发明提供一种各向异性导电构件,所述各向异性导电构件包含绝缘基材,所述绝缘基材具有贯通微孔和导电通路,所述导电通路通过用导电材料填充贯通微孔形成,彼此绝缘,并且在所述绝缘基材的厚度方向上贯通所述绝缘基材,所述导电通路的每一个的一端暴露在所述绝缘基材的一侧上,所述导电通路的每一个的另一端暴露在所述绝缘基材的另一侧上。该绝缘基材是由铝基板获得的阳极氧化膜,并且所述铝基板以至多100pcs/mm2的密度含有平均等价圆直径至多2μm的金属间化合物。该各向异性导电构件显著地增加了所设置的导电通路的密度,并且抑制了不具有导电通路的区域的形成,并且可以将其用作用于电子部件的电连接构件或检查连接器。
-
公开(公告)号:CN101971037A
公开(公告)日:2011-02-09
申请号:CN200980108815.9
申请日:2009-03-09
Applicant: 富士胶片株式会社
CPC classification number: G01R1/0735 , G01R3/00 , G01R31/2863 , H01R12/7076 , H01R12/7082 , H01R13/2414
Abstract: 本发明的目的是提供一种探针卡,所述探针卡即使在老化测试中暴露于高温后,也具有在测试用电极和被测试电极之间的连接的良好稳定性,并且即使在重复使用探针卡后,也对于在测试用电极和导电部之间或在导电部和探针或被测试电极之间的接触位置的偏移较不敏感。本发明的探针卡是包括测试用电路板和各向异性导电构件的探针卡,测试用电路板具有形成的测试用电极以对应于被测试电极,各向异性导电构件电连接被测试电极与测试用电极。使测试用电极形成为使得至少该测试用电极的端部从测试用电路板的表面突出,并且各向异性导电构件是具有绝缘基底和多个由导电材料制成的导电通路的构件,绝缘基底由其中具有微孔的阳极氧化铝膜制成,多个导电通路彼此绝缘,并且在绝缘基底的厚度方向延伸贯穿绝缘基底。
-
-
-
公开(公告)号:CN1378918A
公开(公告)日:2002-11-13
申请号:CN02106108.4
申请日:2002-04-03
Applicant: 富士胶片株式会社
CPC classification number: B41N3/036 , B41C1/1016 , B41C2201/02 , B41C2201/04 , B41C2201/06 , B41C2201/14 , B41C2210/02 , B41C2210/04 , B41C2210/08 , B41C2210/22 , B41C2210/24 , Y10T428/24355 , Y10T428/265
Abstract: 使用无显像处理型或机上显像型时,即使不进行显像处理灵敏度也很高,具有良好的机上显像性,显示了高灵敏度、耐印刷性。具有印刷不易污染、油墨易清除的优点。在使用以往的热正片型及热底片型时,可利用热能高效形成图像,高灵敏度,高耐刷性,非图像部分不易产生污点的感热性平版印刷版原版及它的支撑体。在糙面化处理过的金属基体上,形成一层膜厚方向的热传导率为0.05-0.5W/(m·K)的亲水性皮膜,制成平版印刷版用支撑体。以及,在其上面设置一层能由红外线激光曝光写入的记录层,形成平版印刷版原版。
-
公开(公告)号:CN113423872B
公开(公告)日:2024-06-04
申请号:CN202080014052.8
申请日:2020-01-10
Applicant: 富士胶片株式会社
Abstract: 本发明提供一种能够形成笔直的微孔的阳极氧化处理方法及抑制导电性材料的填充缺陷的各向异性导电性部件的制造方法。所述阳极氧化处理方法为对阀金属板的表面实施多次阳极氧化处理且在阀金属板的表面形成阳极氧化膜,所述阳极氧化膜具有存在于阀金属板的厚度方向上的微孔和存在于微孔的底部的阻挡层。在多次阳极氧化处理中,第2次以后的阳极氧化处理工序的电流增加期间和电流维持期间是连续的。电流增加期间为电流增加量超过每秒0安培每平方米且为每秒0.2安培每平方米以下、并且为10分钟以下的期间。在电流维持期间,电流维持恒定值,恒定值为电流增加期间的最大电流值以下。
-
-
-
-
-
-
-
-
-