公开(公告)号：CN104718604A

公开(公告)日：2015-06-17

申请号：CN201380052480.X

申请日：2013-09-05

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  立冈正明 ,  藤岛直人 ,  荻野正明 ,  中岛经宏 ,  井口研一

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/0485 ,  H01L21/268 ,  H01L21/28568 ,  H01L21/28575 ,  H01L21/304 ,  H01L21/321 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/66409 ,  H01L29/78

Abstract: 本发明提供一种防止电特性劣化，并且防止晶片翘曲和/或裂纹的半导体装置的制造方法。在n+SiC基板(1)的正面侧形成的层间绝缘膜(8)的接触孔(8a)内沉积第一镍膜(9a)。接下来，从层间绝缘膜(8)以及第一镍膜(9a)整个面开始照射第一激光(11)，而形成与碳化硅半导体之间的欧姆接触。接下来，在第一镍膜(9a)上，沉积第二镍膜以及正面电极膜而形成源电极。接下来，研磨n+SiC基板(1)的背面，在n+SiC基板(1)被研磨的背面形成第三镍膜。从第三镍膜整面开始照射第二激光，而形成与碳化硅半导体之间的欧姆接触。接下来，在第三镍膜上沉积第四镍膜以及背面电极膜，形成漏电极。

公开(公告)号：CN101901828B

公开(公告)日：2014-10-15

申请号：CN201010213215.3

申请日：2006-06-19

Applicant: 富士电机株式会社

Inventor： 风间健一 ,  中岛经宏 ,  佐佐木弘次 ,  清水明夫 ,  林崇 ,  胁本博树

IPC: H01L29/41 ,  H01L29/43 ,  H01L29/739 ,  H01L29/861 ,  H01L21/28

CPC classification number: H01L29/7393 ,  H01L29/0834 ,  H01L29/41725 ,  H01L29/456 ,  H01L29/66333 ,  H01L29/7395

Abstract: 本发明的目的之一是提供一种生产半导体器件的方法，所述器件厚度在90μm到200μm之间，并且在该器件的后表面上具有电极。根据本发明所生产的器件可以通过优化铝硅电极的硅浓度及其厚度来实现高合格品比例。在硅衬底的第一主表面区域中形成有表面器件结构。在研磨第二主表面以减少所述衬底厚度之后，在所述第二主表面的区域中形成有缓冲层10和集电层8。在集电层8上，形成有包含有第一层铝硅薄膜的集电电极9，所述铝硅薄膜的厚度为0.3μm到1.0μm，并且硅浓度在0.5wt％到2.0wt％之间，最好不超过1wt％。

公开(公告)号：CN106469688B

公开(公告)日：2020-08-28

申请号：CN201610535078.2

申请日：2016-07-08

Applicant: 富士电机株式会社

Inventor： 中岛经宏 ,  高桥良和 ,  梨子田典弘

IPC: H01L23/14 ,  H01L23/498 ,  H01L25/11 ,  H01L25/18

Abstract: 本发明提供一种能够简化制造，并能够使半导体装置的厚度变薄的半导体装置的制造方法以及半导体装置。该半导体装置具备：绝缘电路基板(40)，在一个主面具有第一金属层(2)和第十金属层(23)；金属板(5)，与第一金属层(2)电连接；第一半导体元件(7)，在正面和背面具备多个金属电极(7c)；第一绝缘部件(8)，配置在第一半导体元件(7)的侧面；第二绝缘部件(9)，配置在第一绝缘部件(8)上和第一半导体元件(7)上；以及第六金属层(11a)，至少一部分配置在第二绝缘部件(9)上，且将第一半导体元件(7)的金属电极(7c)与第十金属层(23)电连接。

公开(公告)号：CN104718604B

公开(公告)日：2017-06-30

申请号：CN201380052480.X

申请日：2013-09-05

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  立冈正明 ,  藤岛直人 ,  荻野正明 ,  中岛经宏 ,  井口研一

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/0485 ,  H01L21/268 ,  H01L21/28568 ,  H01L21/28575 ,  H01L21/304 ,  H01L21/321 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明提供一种防止电特性劣化，并且防止晶片翘曲和/或裂纹的半导体装置的制造方法。在n+SiC基板(1)的正面侧形成的层间绝缘膜(8)的接触孔(8a)内沉积第一镍膜(9a)。接下来，从层间绝缘膜(8)以及第一镍膜(9a)整个面开始照射第一激光(11)，而形成与碳化硅半导体之间的欧姆接触。接下来，在第一镍膜(9a)上，沉积第二镍膜以及正面电极膜而形成源电极。接下来，研磨n+SiC基板(1)的背面，在n+SiC基板(1)被研磨的背面形成第三镍膜。从第三镍膜整面开始照射第二激光，而形成与碳化硅半导体之间的欧姆接触。接下来，在第三镍膜上沉积第四镍膜以及背面电极膜，形成漏电极。