公开(公告)号：CN117316237A

公开(公告)日：2023-12-29

申请号：CN202311635817.1

申请日：2023-12-01

Applicant: 安徽大学

Inventor： 周永亮 ,  杨震 ,  杨盼 ,  吴凯 ,  王俊杰 ,  何宗良 ,  江尚峰 ,  韦一鸣 ,  林枭

IPC: G11C16/08 ,  G11C16/24 ,  G11C16/34

Abstract: 本发明属于集成电路技术领域，具体涉及一种时域8T1C‑SRAM存算单元、以及一种时序跟踪量化的存算电路和芯片。存算单元由2个PMOS管P1~P2，6个NMOS管N1~N6，以及一个电容C0构成；其中，N5、N6和C0构成用于实现单比特或多比特乘法的运算单元；其余元件构成6T‑SRAM单元；运算单元的电路连接关系为：N5的栅极连接在存储节点QB上，N5的源极通过一根源线CSL接电容C0的一端，C0的另一端接地；N5的漏极与N6的源极相连；N6的栅极接运算字线CWL；N6的漏极接全局位线CBL；本发明改善了现有电流域和电压域的存内运算电路在性能和能耗等指标上的不足。

公开(公告)号：CN116434804B

公开(公告)日：2023-09-01

申请号：CN202310687758.6

申请日：2023-06-12

Applicant: 安徽大学

Inventor： 周永亮 ,  韦一鸣 ,  杨震 ,  周子璇 ,  彭春雨 ,  戴成虎 ,  郝礼才 ,  李鑫 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/419 ,  G11C16/10 ,  G11C16/26 ,  G06F11/14 ,  G11C7/10

Abstract: 本发明属于集成电路技术领域，具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4，NMOS管N1~N5，以及磁隧穿结MTJ1和MTJ2，其中，P1、P2、N1、N2、N4、N5构成6T单元，其余构成NVM。NVM中，MTJ1正向接存储节点Q，反向接N3和P3的源极；MTJ2正向接存储节点QB，反向接N3和P4的源极。P3和P4的漏极接小电源VDD2；P3和P4的栅极接第一控制信号；N3的栅极接第二控制信号。模式切换电路包括两个反向器，两个与门，一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。