-
公开(公告)号：CN1598917A
公开(公告)日：2005-03-23
申请号：CN200410078935.8
申请日：2004-09-16
Applicant: 夏普株式会社
CPC classification number: G09G3/3648 , G09G2310/0251 , G09G2310/0297 , G09G2320/0219
Abstract: 本发明的课题是，在各水平期间，以与RGB对应地设置的3条数据信号线为1组，在数据信号供给期间之前，由于在规定期间同时将开关接通，将规定的电位供给各数据信号线，同时对数据信号线的各组进行预充电工作。在其后的数据信号供给期间，使RGB的数据信号线的各开关依次导通，在此时所选择的扫描信号线的像素上，经数据信号线供给RGB的各数据。由此，在以连续配置的多条数据信号线为1组，以时分方式驱动的显示装置中，可减少显示时的突上电位变动。
-
公开(公告)号：CN111868807B
公开(公告)日：2022-05-24
申请号：CN201880091170.1
申请日：2018-03-19
Applicant: 夏普株式会社
IPC: G09F9/30 , G09G3/3225 , H01L27/32
Abstract: 提供具备在配置了两种驱动电路时也能够进行窄边框化的异形形状的显示面板的显示装置。在具有由直线区域和曲线区域构成的边框的异形形状的显示面板(10)中，将扫描电路(51)与发射电路(61)分离。进而，将分离的扫描电路(51)沿着显示区域(15)的外周缘(15a)错开地配置于显示面板10的曲线区域亦即第一角落部(12a)，将发射电路(61)在直线区域亦即第二边(13b)配置成一列。
-
公开(公告)号：CN111971730A
公开(公告)日：2020-11-20
申请号：CN201880091824.0
申请日：2018-03-30
Applicant: 夏普株式会社
Abstract: 在所述边框区域设置有第一引绕配线，所述第一引绕配线从所述多个扫描信号线的一个、或所述多个发光控制线的一个、或所述多个数据信号线的一个中延伸，与所述驱动电路电连接，所述第一引绕配线包含于第一金属层，第一导电膜包含于第二金属层，所述第一引绕配线与所述第一导电膜经由无机绝缘膜重叠。
-
公开(公告)号：CN102804250B
公开(公告)日：2015-08-19
申请号：CN201080024456.1
申请日：2010-02-24
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2300/0852 , G09G2300/0876 , G09G2310/0286
Abstract: 在进行CC驱动的显示驱动电路中，与移位寄存器的各级(SR)相对应地各设置1个保持电路(CSL)，并且在各闩锁电路(CSL)输入极性信号CMI，在第n级移位寄存器(SRn)生成的内部信号Mn(CSRn)成为有效时，与第n级相对应的闩锁电路(CSLn)取入并保持极性信号CMI，作为扫描信号，将第n级移位寄存器的输出信号(SRBOn)供给到与第(n+1)级相对应的像素上连接的栅极线(GLn+1)的，并且作为CSOUTn，将与第n级相对应的闩锁电路(CSLn)的输出供给到和与第n级相对应的像素的像素电极形成电容的CS总线，从而，在CC驱动中能够在不增大电路面积的情况下消除发生使影像信号显示开始的第一帧中的横线。
-
公开(公告)号：CN102460558B
公开(公告)日：2015-01-21
申请号：CN201080026836.9
申请日：2010-03-18
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3614 , G09G3/3655 , G09G2310/0245 , G09G2310/0286 , G09G2310/063 , G09G2320/0233 , G09G2330/026 , G09G2330/027 , G11C19/28 , H03K3/356182
Abstract: 一种移位寄存器，其在进行多根信号线的同时选择的显示驱动电路中使用，该移位寄存器在各级中包括：具有初始化用端子(INITB)的触发器(FF)；和被输入同时选择信号(AONB信号)并使用上述触发器的输出(Q、QB)生成本级的输出信号(OUTB)的信号生成电路，各级的输出信号(OUTB)通过同时选择信号(AONB)的有效化DMJ成为有效并在进行同时选择的期间为有效，触发器的初始化用端子(INITB)、置位用端子(SB)和复位用端子(R)为有效的期间，该触发器(FF)的输出(Q、QB)成为无效，向该触发器的初始化用端子(INITB)输入同时选择信号(AONB信号)。由此能够实现能够将各种驱动器小型化的移位寄存器。
-
Patent Agency Ranking
公开(公告)号：CN102460559B
公开(公告)日：2014-04-02
申请号：CN201080026979.X
申请日：2010-03-18
Applicant: 夏普株式会社
Abstract: 在移位寄存器的各级具备被输入初始化用信号(INITB)的置位复位型触发器、被输入同时选择信号(AONB)且利用上述触发器的输出(Q)生成本级的输出信号(OUT)的信号生成电路，在初始化用信号(INITB)为有效时，无论置位用信号(SB)和复位用信号(R)各自为有效还是无效，上述触发器的输出(Q)都成为无效，上述初始化用信号(INITB)在上述同时选择结束前设为有效，在结束后设为无效。这样，在以规定的定时进行多个信号线的同时选择的显示驱动电路中，能够使同时选择结束后的移位寄存器的动作稳定化。
-
公开(公告)号：CN103609021A
公开(公告)日：2014-02-26
申请号：CN201280029521.9
申请日：2012-06-25
Applicant: 夏普株式会社
IPC: H03K3/356
CPC classification number: H03K3/356104 , G09G3/3648
Abstract: 本发明的触发器电路(11a)包括：输入晶体管(Tr19)，该输入晶体管(Tr19)的栅极端子与SB端子相连，源极端子与RB端子相连，漏极端子与第1及第2CMOS电路相连；电源(VSS)，该电源(VSS)与第1或第2CMOS电路相连，并在SB信号变为激活时与RB端子相连；以及调整电路(RC)。由此，能够实现触发器及使用该触发器的移位寄存器的小型化，而不会产生误动作。
-
公开(公告)号：CN101965607B
公开(公告)日：2013-08-14
申请号：CN200880113850.5
申请日：2008-08-21
Applicant: 夏普株式会社
CPC classification number: G09G3/3655 , G09G3/3614 , G09G3/3677 , G09G2300/0876 , G09G2310/0286 , G09G2320/0209 , G09G2320/0219 , G11C19/184
Abstract: 一种辅助电容配线驱动电路，驱动有源矩阵型的显示装置的辅助电容配线，由扫描信号线驱动电路的输出来驱动，其特征在于：生成输出级的前级的信号电压的、高电位侧的电源电压(VDD)和低电位侧的电源电压(VSS)中的至少一方(VSS)不同于扫描信号线驱动电路所对应的逻辑电平侧的电源电压(GVSS)。由此，实现即使接收到来自扫描信号线的噪声也能够避免误动作的辅助电容配线驱动电路和具备它的显示装置。
-
公开(公告)号：CN102804253A
公开(公告)日：2012-11-28
申请号：CN201080026970.9
申请日：2010-03-18
Applicant: 夏普株式会社
Abstract: 一种移位寄存器，在使用同时选择信号(AONB)信号来进行多个信号线的同时选择的显示驱动电路中使用，上述移位寄存器的各级包括：置位复位型的触发器；和有选择地获取与该触发器的输出相应的信号来生成本级的输出信号的信号生成电路，上述移位寄存器的各级的输出信号(例如OUTn信号)通过同时选择信号的有效化而变得有效，在进行上述同时选择的期间中有效，上述触发器的输出(Qn信号)，在置位用信号(SBn)和复位用信号(Rn)均有效的期间中无效(Low)。这样，能够迅速地进行所有信号线的同时选择和移位寄存器的初始化。
-
公开(公告)号：CN102460971A
公开(公告)日：2012-05-16
申请号：CN201080026980.2
申请日：2010-03-26
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G11C19/00 , G11C19/28 , H03K17/00 , H03K17/687 , H03K23/00 , G09G3/36
CPC classification number: G09G3/3677 , G09G3/3655 , G09G3/3688 , G09G2300/0876 , G09G2310/0286 , G11C19/28 , H03K3/356104
Abstract: 一种触发器，包括：由P沟道的第一晶体管和N沟道的第二晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第一CMOS电路；由P沟道的第三晶体管和N沟道的第四晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第二CMOS电路；多个输入端子；以及第一输出端子和第二输出端子，第一CMOS电路的栅极侧、第二CMOS电路的漏极侧和第一输出端子连接，并且第二CMOS电路的栅极侧、第一CMOS电路的漏极侧和第二输出端子连接，上述第一晶体管至第四晶体管包括源极端子与上述多个输入端子的一个连接的输入晶体管。根据上述结构，能够实现触发器的小型化。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.036 seconds)
