有机基板半导体器件电磁屏蔽结构及制作方法

    公开(公告)号:CN103579202B

    公开(公告)日:2016-06-01

    申请号:CN201310589790.7

    申请日:2013-11-20

    Inventor: 孙鹏 王宏杰 徐健

    CPC classification number: H01L2224/16225 H01L2224/73204 H01L2924/15311

    Abstract: 本发明提供一种有机基板半导体器件电磁屏蔽结构,包括一有机基板,有机基板具有两个相对的导体面;两个导体面之间的有机基板内设有金属屏蔽层;在有机基板的一个导体面上贴装有芯片,芯片的连接凸点与该导体面连接;具有电磁屏蔽作用的帽状导电保型镀层包盖住所述芯片;帽状导电保型镀层的帽沿部通过基板电通孔连接金属屏蔽层以及有机基板的另一个导体面;芯片的连接凸点通过与金属屏蔽层绝缘的信号与电源通道连接至有机基板的另一个导体面;帽状导电保型镀层通过溅射沉积金属在所述芯片和芯片底填的外表面上而形成。此种电磁屏蔽结构能够获得更好的电磁屏蔽效果;采用溅射沉积金属形成导电保型镀层,制作方便且成本低,并且结构紧凑。

    一种扇出型晶圆级封装结构及制造工艺

    公开(公告)号:CN103904044A

    公开(公告)日:2014-07-02

    申请号:CN201410130602.9

    申请日:2014-04-02

    Inventor: 王宏杰 陈南南

    Abstract: 本发明涉及一种扇出型晶圆级封装结构及制造工艺,特征是,在扇出型晶圆级封装结构制作时,采用芯片正面朝下的工艺流程,通过在载体圆片(carrierwafer)上制作金属层,然后按芯片的排列位置开通孔(或者直接将开好通孔的金属层粘在载体圆片上);将芯片正面朝下贴放于金属层的开槽内,再进行塑封工艺。从而改变扇出型晶圆级封装(fanoutWLP)的内部结构,增强其刚性和热胀系数,使得整个晶圆(wafer)的翘曲(warpage)以及因塑封料(EMC)涨缩引起的滑移、错位(shift)得到控制;并且金属材料可起到更好的热传导及电磁屏蔽作用。

    扇出型圆片级三维半导体芯片的封装方法

    公开(公告)号:CN103681372A

    公开(公告)日:2014-03-26

    申请号:CN201310731538.5

    申请日:2013-12-26

    Inventor: 陈峰 王宏杰

    Abstract: 本发明提供一种扇出型圆片级三维半导体芯片的封装方法,主要包括:承载片正面贴热剥离薄膜及倒装第一层芯片;第一层芯片塑封;在承载片正面涂覆第一绝缘树脂及通过激光钻孔制作导通孔;制作种子层,在种子层上面涂覆光刻胶,使光刻胶上显露出用于制作电镀线路的图形;形成电镀线路;涂覆第二绝缘树脂,在第二绝缘树脂上开窗露出电镀线路上的焊盘;第二层芯片倒装到第一层芯片上方并塑封;制作三层或更多层三维堆叠芯片的结构;去除底部承载片和热剥离薄膜;在第一层芯片正面涂覆第三绝缘树脂,在第三绝缘树脂上开窗;在第一层芯片正面形成阻焊层和植焊球。本发明提供了一种可实现多层芯片堆叠的封装工艺。

    堆叠封装器件
    16.
    发明公开

    公开(公告)号:CN103354226A

    公开(公告)日:2013-10-16

    申请号:CN201310248944.6

    申请日:2013-06-21

    Abstract: 本发明公开了一种PIP堆叠封装器件,其包括:具有相对的第一表面和第二表面的第一基板,其包括布置于其第一表面上的多个第一连接垫片、布置于其第二表面上的多个第二连接垫片和布置于其第一表面上的多个第三连接垫片;安装于第一基板的第一表面上并与第一基板上的第三连接垫片电性连接的内封装元件;放置于内封装元件上的第一半导体晶片,其通过键合线与第一基板的第一连接垫片电性接触;和设置于第一基板的第一表面上的第一塑封体,其包覆内封装元件、第一半导体晶片和键合线。这样不仅可以得到较小的封装尺寸,不对引线键合工艺的要求也不高。

    台阶型微凸点结构及其制备方法

    公开(公告)号:CN103325751A

    公开(公告)日:2013-09-25

    申请号:CN201310232602.5

    申请日:2013-06-09

    Inventor: 王宏杰 陆原

    Abstract: 本发明涉及一种微凸点结构及其制备方法,尤其是一种台阶型微凸点结构及其制备方法,属于半导体封装的技术领域。按照本发明提供的技术方案,所述台阶型微凸点结构,包括基板体及位于所述基板体上的连接电极层、钝化层及凸点下金属化层;所述凸点下金属化层上设有金属柱;所述金属柱至少包括第一柱体层及位于所述第一柱体层上的第二柱体层;所述第一柱体层与凸点下金属化层电连接,第二柱体层与第一柱体层间形成台阶;第二柱体层的上方设有阻挡金属层,所述阻挡金属层上设有焊料帽。结构简单紧凑,制作工艺简单,控制精度高,避免造成封装结构短路,提高封装的可靠性。

    扇出型圆片级三维半导体芯片的封装方法

    公开(公告)号:CN103681372B

    公开(公告)日:2016-07-06

    申请号:CN201310731538.5

    申请日:2013-12-26

    Inventor: 陈峰 王宏杰

    CPC classification number: H01L2224/16225

    Abstract: 本发明提供一种扇出型圆片级三维半导体芯片的封装方法,主要包括:承载片正面贴热剥离薄膜及倒装第一层芯片;第一层芯片塑封;在承载片正面涂覆第一绝缘树脂及通过激光钻孔制作导通孔;制作种子层,在种子层上面涂覆光刻胶,使光刻胶上显露出用于制作电镀线路的图形;形成电镀线路;涂覆第二绝缘树脂,在第二绝缘树脂上开窗露出电镀线路上的焊盘;第二层芯片倒装到第一层芯片上方并塑封;制作三层或更多层三维堆叠芯片的结构;去除底部承载片和热剥离薄膜;在第一层芯片正面涂覆第三绝缘树脂,在第三绝缘树脂上开窗;在第一层芯片正面形成阻焊层和植焊球。本发明提供了一种可实现多层芯片堆叠的封装工艺。

Patent Agency Ranking