-
公开(公告)号:CN104539547A
公开(公告)日:2015-04-22
申请号:CN201410647643.5
申请日:2014-11-14
Applicant: 中国科学院计算技术研究所
IPC: H04L12/771 , H04L12/701
Abstract: 本发明提供一种用于三维集成电路片上网络的路由器,包括路由分流子模块,第一交叉开关子模块和第二交叉开关子模块;所述路由分流子模块用于将来自路由器输入端口的数据包分配至所述第一交叉开关子模块或者第二交叉开关子模块,所述第一交叉开关子模块的输出端与所述路由器的一部分输出端口连接,所述第二交叉开关子模块的输出端与所述路由器的另一部分输出端口连接。本发明还提供了相应的用于三维集成电路片上网络的路由方法。本发明能在三维集成电路片上网络的路由器出现永久性故障的情况下保障通信的正常运行,并兼顾较高的通信性能,较高的可靠性和较低的系统开销。并且,本发明能够以低成本实现防死锁。
-
公开(公告)号:CN102221671B
公开(公告)日:2013-04-03
申请号:CN201110078659.5
申请日:2011-03-30
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明提供了信号稳定性检测器以及采用该信号稳定性检测器的时延测试装置。所述时延测试装置在每一个关键的组合逻辑输出点都设置了一个相应的信号稳定性检测器,用于检测在组合逻辑信号的稳定阶段内每个关键组合逻辑点输出的信号是否发生翻转;以及设置了一个全局错误信号生成器,用于在于当任何一个信号稳定性检测器检测到了组合逻辑信号在检测范围内发生翻转时生成一个全局错误信号,用来指示电路的定时失效。为了有效地支持离线时延测试,还在电路的扫描链中应用了一个局部扫描使能信号生成器。该时延测试装置可以有效地进行在线时延故障检测,又能对离线时延故障检测提供有效地支持,而且硬件开销比较低。
-
公开(公告)号:CN101414489B
公开(公告)日:2012-09-05
申请号:CN200710176138.7
申请日:2007-10-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种容错存储器及其纠错容错方法,其中的容错存储器包括:第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路,所述第1层存储器阵列由若干个第0层存储器组成;所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路;所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换,如无法替换,则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括:降低了存储器对测试和修复仪器的依赖,降低了存储器的成本;本发明具有良好的修复效率,提高了存储器的成品率。
-
公开(公告)号:CN102435931A
公开(公告)日:2012-05-02
申请号:CN201110341368.0
申请日:2011-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明提供一种基于测量漏电变化的在线电路老化预测方法,包括:步骤一、在电路处于空闲时,向关键通路上的关键门施加多个测量向量,得到对应于所有测量向量的所有关键门漏电变化的线性方程;步骤二、联立对应于所有测量向量的所有关键门漏电变化的线性方程,以形成关键门的漏电变化线性方程组;步骤三、求解关键门漏电变化线性方程组,得到所有关键门漏电变化量,一条关键通路的漏电变化量是这条通路上所有关键门的漏电变化量之和;和步骤四、根据关键通路的漏电变化量和时延变化量之间的相关性来预测关键通路由于NBTI效应导致的老化。通过测量漏电变化来预测电路由于NBTI效应导致的老化,避免电路执行功能操作时产生的实时噪声对测量精度的影响。
-
公开(公告)号:CN101706554B
公开(公告)日:2012-03-14
申请号:CN200910236849.8
申请日:2009-11-02
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3177
Abstract: 本发明公开了用于部分增强型扫描时延测试的触发器选择方法及系统。该方法包括下列步骤:对电路中利用增强型扫描测试方法得到可测的跳变时延故障集合进行故障精简,得到精简后的故障全集;利用精简后的故障集合,计算电路中所有通用扫描触发器的0(1)激活相关度;利用精简后的故障集合,计算电路中所有通用扫描触发器的0(1)敏化相关度;计算电路中通用扫描触发器的0(1)可控度;根据通用扫描触发器的0(1)激活相关度、0(1)敏化相关度和0(1)可控度,计算电路中每个通用扫描触发器的选择函数值,从而在限定的增强型扫描触发器数量下,依次把相同数量的具有最大选择函数值的通用扫描触发器替换成增强型扫描触发器。
-
公开(公告)号:CN101764125B
公开(公告)日:2012-01-11
申请号:CN201010033983.0
申请日:2010-01-07
Applicant: 中国科学院计算技术研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明涉及一种超速时延测试系统和方法,系统包括时钟信号选择器和位于被测电路扫描链上的测试时钟生成模块。所述测试时钟生成模块,用于根据在扫描移入阶段扫描移入的控制位生成测试时钟,将所述测试时钟输入所述时钟信号选择器;所述测试时钟包含加载边缘和捕获边缘,所述加载边缘和所述捕获边缘的时延差代表超速测试时的时钟周期。所述时钟信号选择器,根据选择信号和全局扫描使能信号,从所述测试时钟、被测电路的工作时钟、和扫描时钟中选择,将选择的时钟输入被测电路时钟树上,用于支持完成所期望的时延测试。本发明通过在片内生成频率可编程的测试时钟,能够有效检测被测电路中的小时延缺陷。
-
公开(公告)号:CN101706553A
公开(公告)日:2010-05-12
申请号:CN200910236848.3
申请日:2009-11-02
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种片上通路时延测量电路及方法。所述测量电路,包括多级测量单元,并且从最后一级测量单元到第一级测量单元,每级测量单元的测量分辨率以2的倍数递增;每一级测量单元,包括:第一多路选择器、第二多路选择器、第三多路选择器、第四多路选择器、上升沿敏感触发器、第一时延单元、第二时延单元、第三时延单元和第四时延单元,以及第五时延单元和第六时延单元。
-
公开(公告)号:CN101588273A
公开(公告)日:2009-11-25
申请号:CN200810112194.9
申请日:2008-05-21
Applicant: 中国科学院计算技术研究所
IPC: H04L12/26
Abstract: 本发明提供一种针对片上网络系统的虚拟测试总线电路及其测试方法,所述虚拟测试总线电路包括多个相互连接的路由器模块;路由器模块包括输入控制电路模块和信息转发模块;所述信息转发模块在所述片上网络系统处于测试状态时生成测试数据的路由控制信号,并将数据转发给其它路由器模块或内嵌芯核。本发明的测试方法包括步骤1)将芯片的测试使能信号置为有效;步骤2)信息转发模块生成路由控制信号,形成多条虚拟测试总线;步骤3)测试向量由外部输入,通过所述虚拟测试总线对各内嵌芯核实施测试。本发明能够消除协议所导致的冗余时间,能够更好地利片上系统已有的连线资源,从而有效地提高测试效率,缩短测试时间。
-
公开(公告)号:CN1564320A
公开(公告)日:2005-01-12
申请号:CN200410034865.6
申请日:2004-04-16
Applicant: 中国科学院计算技术研究所
IPC: H01L21/70 , H01L21/66 , H01L21/768 , H01L21/02
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种线间串扰减速效应的时延测试生成方法,包括线间串扰源的收集,故障的选择和故障集的精简,以及对精简后的故障集进行时延测试生成和测试集的精简。对线间串扰减速效应所引起的性能方面的下降需要进行有针对的时延测试。步骤如下:步骤1:获取电路时延分配和临界通路;步骤2:跳变信号预处理;步骤3:临界通路的串扰源收集和故障集精简;步骤4:增强子通路敏化的时延测试生成和测试集精简。
-
公开(公告)号:CN114758021B
公开(公告)日:2024-11-05
申请号:CN202210249374.1
申请日:2022-03-14
Applicant: 中国科学院计算技术研究所
IPC: G06T11/00 , G06N3/0475 , G06N3/0464 , G06N3/045 , G06N3/084
Abstract: 本发明提出一种基于生成对抗网络的地表图像生成方法,包括:获取原始地表图像,生成原始数据集、纹理数据集和框架数据集;构建纹理生成网络,以该纹理数据集对该纹理生成网络进行训练;构建框架生成网络,以该框架数据集对该框架生成网络进行训练;将该纹理生成网络的第一生成器嵌入该框架生成网络的第二生成器,以获得地表图像生成网络,以该原始数据集对该地表图像生成网络进行训练;以该地表图像生成网络的生成器为地表图像生成模型进行地表图像生成。还提出一种基于生成对抗网络的地表图像生成系统,以及一种数据处理装置。
-
-
-
-
-
-
-
-
-