-
公开(公告)号：CN118486714A
公开(公告)日：2024-08-13
申请号：CN202410814766.7
申请日：2024-06-21
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L21/332
Abstract: 本申请涉及一种半导体结构及其制造方法。该半导体结构包括：基区、阴极区、阴极电极和至少两个门极电极；阴极区位于基区的一侧的中央位置；阴极区的至少部分嵌设于基区内；阴极电极位于阴极区背离基区的一侧并与阴极区电性连接；阴极电极覆盖阴极区的至少部分表面；其中，阴极区未被阴极电极覆盖的表面与基区靠近阴极区的表面平齐；至少两个门极电极位于基区靠近阴极区的一侧，并在第一方向上分布于阴极区的两侧；门极电极与基区电性连接。本申请能够在保证芯片的关断能力和阻断电压的基础上，有效降低芯片的导通压降，从而有利于提升半导体器件的性能。
-
公开(公告)号：CN118431075A
公开(公告)日：2024-08-02
申请号：CN202410742886.0
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L21/3205
Abstract: 本申请提供一种半导体器件的制备方法及半导体器件。所述方法包括：提供半导体衬底结构和金属薄膜结构；将所述半导体衬底结构和所述金属薄膜结构中的至少一者加热至贴合温度；将所述半导体衬底结构的部分表面与所述金属薄膜结构的部分表面相贴合；固定所述半导体衬底结构与所述金属薄膜结构的贴合状态。采用本方法制备半导体器件，可以降低半导体器件中金属薄膜的制备难度，缩短制备时间，提高制备效率，提高金属膜层的均匀性和制备纯度，进而可以提高半导体器件的良品率。
-
公开(公告)号：CN118398657A
公开(公告)日：2024-07-26
申请号：CN202410841865.4
申请日：2024-06-27
Applicant: 北京怀柔实验室
IPC: H01L29/744 , H01L29/749 , H01L29/423 , H01L21/332
Abstract: 一种半导体器件芯片、其制造方法、半导体器件及电子设备，属于功率半导体器件制造领域。所述半导体器件芯片包括门极，所述门极上具有不同于沟槽栅和隔离沟槽的沟槽结构；所述半导体器件芯片为电子和空穴均以扩散原理导通的双极半导体器件芯片，或者晶闸管芯片。本发明的具有门极沟槽结构的半导体器件可以解决如开关速度慢、漏电流大、电流承受能力低等至少一个技术问题，在开关速率、大电流关断、门极寄生参数优化、门极均流等至少一个方面有显著的提升效果，门极关断时间可减小10%到50%，电场峰值下降了15%，门极汇流过程中的寄生电感的参数也明显降低，汇流能力明显增大。
-
公开(公告)号：CN118398482A
公开(公告)日：2024-07-26
申请号：CN202410823716.5
申请日：2024-06-25
Applicant: 北京怀柔实验室
IPC: H01L21/225 , H01L29/06
Abstract: 本申请涉及一种半导体器件及其制造方法，其中，半导体器件的制造方法包括：提供衬底；于所述衬底上形成扩散源结构，所述扩散源结构包括至少一具有掺杂元素的外延层，所述外延层形成于所述衬底上；基于所述扩散源结构于所述衬底内形成扩散层，其中，所述扩散层的掺杂元素与所述外延层的掺杂元素相同，所述扩散层的掺杂元素的浓度与所述扩散源结构的厚度相关。本申请所涉及的半导体器件及其制造方法提高了扩散层的扩散均匀性和一致性，可以满足半导体器件对于不同掺杂元素的扩散需求，以及半导体器件的深结扩散的需求。本申请简化了半导体器件的制造流程，提高了扩散层的均匀性和可重复性，从而提高了半导体器件结构的可靠性和多样性。
-
公开(公告)号：CN118398657B
公开(公告)日：2024-11-29
申请号：CN202410841865.4
申请日：2024-06-27
Applicant: 北京怀柔实验室
IPC: H01L29/744 , H01L29/749 , H01L29/423 , H01L21/332
Abstract: 一种半导体器件芯片、其制造方法、半导体器件及电子设备，属于功率半导体器件制造领域。所述半导体器件芯片包括门极，所述门极上具有不同于沟槽栅和隔离沟槽的沟槽结构；所述半导体器件芯片为电子和空穴均以扩散原理导通的双极半导体器件芯片，或者晶闸管芯片。本发明的具有门极沟槽结构的半导体器件可以解决如开关速度慢、漏电流大、电流承受能力低等至少一个技术问题，在开关速率、大电流关断、门极寄生参数优化、门极均流等至少一个方面有显著的提升效果，门极关断时间可减小10%到50%，电场峰值下降了15%，门极汇流过程中的寄生电感的参数也明显降低，汇流能力明显增大。
-
Patent Agency Ranking
公开(公告)号：CN118712219A
公开(公告)日：2024-09-27
申请号：CN202410739951.4
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L29/423 , H01L29/49 , H01L21/332 , H01L29/06
Abstract: 一种功率半导体器件及其制备方法。所述功率半导体器件包括半导体层、合金层、门极金属层和门极引出端，所述合金层、门极金属层、门极引出端均设置于所述半导体层的阴极面上，所述合金层设置于所述半导体层与所述门极金属层之间，所述合金层的厚度呈梯度分布。本发明通过在门极金属层与半导体层之间设置合金层，并对合金层的厚度进行设计，可以实现金属‑半导体接触电阻的优化分布，改善器件的开关特性和均流效果，从而提高芯片的开关安全性、控制灵活性和长期可靠性。
-
公开(公告)号：CN118610230A
公开(公告)日：2024-09-06
申请号：CN202410740011.7
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/74 , H01L21/332
Abstract: 一种功率半导体芯片的终端结构、制造方法及功率器件，属于半导体器件技术领域。所述终端结构位于功率半导体芯片的边缘部分，与芯片有源区相接；所述终端结构表面具有一斜面结构，使得所述终端结构部分与所述芯片的第一主面形成一负角；在终端的斜面结构部分形成有截止环，所述截止环形成于第一半导体基区内部靠近终端边缘的一侧，并纵向延伸接触所述第一导电类型半导体区。本发明采用增加截止环将斜角终端需穿通的平面型PN结延伸至纵向结构，使得斜角终端结构的制备工艺无需严格考虑结深，增大了工艺窗口，提升了工艺良率，增强了器件的阻断电场的性能和耐压能力。
-
公开(公告)号：CN118538765A
公开(公告)日：2024-08-23
申请号：CN202410814788.3
申请日：2024-06-21
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L21/332
Abstract: 本公开涉及一种功率半导体器件及其制造方法。所述功率半导体器件包括：有源区、门极接触环区和终端区。所述功率半导体器件还包括复合阳极区。复合阳极区包括：位于有源区且沿竖直方向自下而上分布的第一阳极区和第二阳极区，以及位于门极接触环区和终端区的第二阳极区。其中，第二阳极区的掺杂浓度小于第一阳极区的掺杂浓度。第一阳极区包括非连续分布的多个子阳极区，且子阳极区的掺杂区面积随其至门极接触环区的距离增大而减小。本公开能够有效降低漏电流，降低关断损耗，提高关断的均匀性，提高器件关断能力。
-
公开(公告)号：CN118522751A
公开(公告)日：2024-08-20
申请号：CN202410594927.6
申请日：2024-05-14
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/417 , H01L29/74 , H01L21/332 , H02M1/36
Abstract: 本发明涉及一种功率半导体器件及其制作方法，功率半导体器件包括至少一个门极换流晶闸管单元，门极换流晶闸管单元包括第一导电类型基区，第一导电类型基区包括掺杂浓度不同的第一子基区、第二子基区和第三子基区，第一子基区和第二子基区独立设置、通过第三子基区隔开；门极换流晶闸管单元还包括第二导电类型发射区、阴极电极和门极电极，第二导电类型发射区设置在第一子基区上，第一子基区覆盖第二导电类型发射区的侧面和底面，阴极电极设置在第二导电类型发射区上，门极电极设置在第二子基区上，提高了门极换流晶闸管单元的关断电流，提高了换流时门极换流晶闸管单元抗触发的能力。
-
公开(公告)号：CN118507519A
公开(公告)日：2024-08-16
申请号：CN202410814112.4
申请日：2024-06-21
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L21/332
Abstract: 本公开涉及一种门极换流晶闸管及其制备方法、电子设备，门极换流晶闸管的至少一个功能单元包括叠层结构、位于叠层结构第一侧且沿第一方向依次分布的第一门极、阴极、第二门极，以及位于叠层结构的第二侧的阳极；第一侧、第二侧为叠层结构沿第二方向相互背离的两侧；叠层结构包括沿第二方向依次层叠的第一外延层、第二外延层及第三外延层；第三外延层内包括位于第一门极、第二门极之间，且与阴极电连接的发射区；第二外延层包括宽禁带半导体材料且具有目标晶格，第一外延层、第三外延层的导电类型相同；第二外延层、发射区的导电类型相同，且与第一外延层的导电类型相反，至少能够在没有降低芯片耐压幅值的情况下，减小芯片的厚度与体积。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.029 seconds)
