-
公开(公告)号：CN112506852B
公开(公告)日：2025-01-07
申请号：CN202011405589.5
申请日：2020-12-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种基于系统级封装的动态可重构智能微系统，包括：处理器单元、可编程单元、第一存储器和第二存储器；其中，所述处理器单元包括低速通信接口、高速通信接口、DDR接口、ROM接口、SRAM接口、通用IO模块和IO空间；所述可编程单元包括配置接口、可编程逻辑资源、高速收发接口、可编程IO接口和可选配置接口。本发明满足了航天装备对电子系统小型化、低功耗、智能化的迫切需求。
-
公开(公告)号：CN113672549B
公开(公告)日：2024-04-02
申请号：CN202110857767.6
申请日：2021-07-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F15/173 , G06F15/177 , G06F13/38 , G06F13/40 , G06F13/28 , G06F9/4401
Abstract: 本发明公开了一种基于非共享存储多核处理器的微系统架构，在系统中增加可编程逻辑电路，多核处理器每个处理器核独立的存储接口扩展RAM型数据存储器，然后分别连接到可编程逻辑电路，ROM型程序存储器通过可编程逻辑电路实现共享，从而简化系统，同时解决了核间高速、高带宽的大数据量传输瓶颈，提高了系统处理能力。
-
Patent Agency Ranking
公开(公告)号：CN104459518A
公开(公告)日：2015-03-25
申请号：CN201410706874.9
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/28
Abstract: 本发明提供了一种基于SoPC芯片的功能性测试系统及其测试方法，该系统包括串行通信接口测试模块、I2C测试模块、中断处理测试模块、定时器测试模块、计数器测试模块、总线测试模块、模拟开关/ADC测试模块、GPIO测试模块、FPGA配置模块、通信模块和测试控制模块；本发明的自动化测试方法在同一个测试系统中，按照测试需求在一个测试程序中完成SoPC芯片的各个功能模块的测试，避免了传统测试方法中对同一个SoPC芯片不同功能进行测试时，针对各测试项目返回进行编译，可有效缩短测试时间，并降低测试难度和测试操作复杂度。
-
公开(公告)号：CN111176548B
公开(公告)日：2023-08-08
申请号：CN201911215284.5
申请日：2019-12-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F3/05 , G06F15/173 , G06F1/26
Abstract: 一种基于SiP的一体化星载计算机系统，由核心处理模块，电源管理模块，板载监测模块，接口模块组成。核心处理模块基于SiP内部集成的高性能嵌入式处理器实现，采用SPARC V8体系结构，用于执行星上数据处理、工作状态监测任务，电源管理模块实现电源保护以及电平转换等功能，板载监测模块实时监测板上电压、电流、温度等参数并反馈给核心处理模块，接口模块基于SiP内部集成的大规模可编程逻辑FPGA与外围接口电路实现，用于执行核心处理模块与星上分系统间的通信及大数据量存储与管理。本发明所述的星载计算机面向微小卫星应用，与传统星载计算机相比，具有集成度高、可靠性高、体积小、功耗低、灵活性佳等优点。
-
公开(公告)号：CN112630631B
公开(公告)日：2023-04-18
申请号：CN202011529550.4
申请日：2020-12-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/28 , H04L43/0811 , H04L43/00
Abstract: 本发明提供了一种针对数字信号处理微系统的1553B通信测试方法，发送测试过程中，利用微系统内嵌FPGA单元生成测试数据，配合1553B板卡及上位机实现微系统的1553B数据发送，上位机接到数据后，将数据通过串口发送至微系统DSP单元，DSP单元通过微系统内数据总线将测试数据发送至FPGA，FPGA对测试数据进行比对，并进行测试结果判定；在接收测试过程中，利用微系统内嵌FPGA单元生成通信测试数据，并通过数据总线发送给DSP单元，DSP单元通过串口将测试数据上传至上位机，由上位机控制1553B板卡，将测试数据发送至微系统1553B接口，并利用微系统内嵌FPGA单元搭建自测试电路，完成1553B测试数据的采集与校对，最终输出测试结果。
-
公开(公告)号：CN113672549A
公开(公告)日：2021-11-19
申请号：CN202110857767.6
申请日：2021-07-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F15/173 , G06F15/177 , G06F13/38 , G06F13/40 , G06F13/28 , G06F9/4401
Abstract: 本发明公开了一种基于非共享存储多核处理器的微系统架构，在系统中增加可编程逻辑电路，多核处理器每个处理器核独立的存储接口扩展RAM型数据存储器，然后分别连接到可编程逻辑电路，ROM型程序存储器通过可编程逻辑电路实现共享，从而简化系统，同时解决了核间高速、高带宽的大数据量传输瓶颈，提高了系统处理能力。
-
公开(公告)号：CN113468851A
公开(公告)日：2021-10-01
申请号：CN202110728210.2
申请日：2021-06-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/398
Abstract: 一种基于改进贪婪算法的复杂微系统软硬件划分方法，包括如下步骤：将微系统集成模块根据功能归为各个功能单元；将微系统集成模块关注的功能实现使用的体积、能耗和执行时间作为划分最优解的约束条件；初始化；对每个功能单元，以功能实现使用的能耗作为约束条件，计算硬件实现变为软件实现后能耗差额和体积的比值，并非递增排序；对每个功能单元，以功能实现使用的执行时间作为约束条件，计算硬件实现变为软件实现后时间差额和体积的比值，并非递增排序；对两组排序进行加权迭代计算，每次迭代排名最小的功能模块划到软件集合，直到没有功能单元可划分或者满足体积约束条件为止，得到满足约束条件的软硬件划分集。
-
-
-
-
-
-
Search Results
17
records
(took 0.072 seconds)
