一种带有失调校正功能的高速比较器

    公开(公告)号:CN105049043B

    公开(公告)日:2018-05-08

    申请号:CN201510373585.6

    申请日:2015-06-30

    Abstract: 本发明提供一种带有失调校正功能的高速比较器,包括比较模块、失调校正模块和时钟模块;其中,比较模块用于完成输入信号的比较功能;校正模块以注入电流的方式消除高速比较器的失调电压;失调校正模块在高速比较器正常转换前进行校正;校正开始后,逐次逼近逻辑控制电流源阵列根据比较器的输出结果,向预放大锁存级注入电流,降低比较器的失调;校正完成后,高速比较器进入正常工作模式;时钟模块分为比较模块时钟电路和校正模块时钟电路,前者用于生成控制比较模块各级的时钟信号,后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟,降低了时序复杂度,能达到更高的工作频率,在同等工作频率下具有更低的功耗。

    一种控制激光器驱动电路上电阶段输出电流稳定性的方法

    公开(公告)号:CN103390856B

    公开(公告)日:2015-12-09

    申请号:CN201310300265.9

    申请日:2013-07-15

    Abstract: 本发明设计一种控制激光器驱动电路上电阶段输出电流稳定性的方法,通过激光器驱动电路的上电模块实现,上电模块包括可修调时钟电路、上电控制电路和上电驱动电路,本发明利用数字修调技术提高不同芯片时钟电路周期一致性;利用上电控制电路控制上电驱动电路上电时间;利用上电驱动电路驱动后端电路、建立反馈环路并形成控制稳态。本发明有效提高不同批次激光器驱动电路上电时间的一致性,解决多驱动芯片并联应用时上电时间不同引起输出电流振荡的问题,同时引入控制电路控制驱动电路的驱动方式,在电路稳定后将驱动电路设置为低功耗状态,降低了整个芯片稳定工作期间的功耗。

    一种时分复用高速LVDS端口电路

    公开(公告)号:CN104467803A

    公开(公告)日:2015-03-25

    申请号:CN201410681914.9

    申请日:2014-11-24

    Abstract: 一种时分复用高速LVDS端口电路,通过数字控制信号控制一级接收电路后连接的第二级接收电路,使一级接收电路接收的数据根据要求分别发送到不同的第二级接收电路,提高一级接收电路利用率,从而提高整个电路的接收电路利用率,减少芯片管脚数;采用多级放大器级联的方式实现一级接收电路,提高一级接收电路带宽;采用带复位的比较器结构实现第二级接收电路,便于数字信号进行控制,从而在不同的时序控制多个第二级接收电路的状态,实现多个输入信号的分离。

    一种非对称高压MOS器件的双端应用方法

    公开(公告)号:CN103731125A

    公开(公告)日:2014-04-16

    申请号:CN201310714281.2

    申请日:2013-12-20

    Abstract: 本发明提供一种非对称高压MOS器件的双端应用方法,包括(1)将两个非对称高压MOS器件各自的源端与衬底端连接;以及(2)将这两个非对称高压MOS器件采取背靠背连接的方式进行串接。针对选定的不存在对称高压MOS器件的工艺,利用其现有器件进行电路及版图设计就可以完成设计需求,节省成本。尤其在某些需要高可靠性电路的场合,电路设计不用再受到本身为数不多的高可靠工艺提供的器件种类不满足要求的限制。在工艺选择方面,不用受到工艺是否提供对称高压MOS器件的限制,工艺选择更加灵活。

    一种应用于流水线模数转换器的运算放大电路

    公开(公告)号:CN112398452B

    公开(公告)日:2024-04-02

    申请号:CN202011181717.2

    申请日:2020-10-29

    Abstract: 本发明公开了一种应用于流水线模数转换器中的运算放大电路,包括第一级运算放大电路,交叉耦合电路,第二级运算放大电路。第一级运算放大电路采用带有增益自举套筒式共源共栅放大电路,交叉耦合电路作为第一级运算放大电路的负载电路并联在第一级放大电路的输出端,提供负阻抗,进一步提高第一级运算放大器电路的输出阻抗和增益。第二级运算放大电路采用场效应管与电感串联为负载的共源放大电路,改善运算放大器的相位裕度,提高运放稳定性,同时为运算放大器的输出提供足够的输出摆幅和摆率,在两级运算放大器之间采用密勒电容作为频率补偿。通过上述设计,改善运算放大器的增益和带宽,从而提高整个MDAC和模数转换器的性能。

    一种片上电阻校准电路
    19.
    发明公开

    公开(公告)号:CN117081570A

    公开(公告)日:2023-11-17

    申请号:CN202311014478.5

    申请日:2023-08-11

    Abstract: 本发明公开了一种片上电阻校准电路。该电路包括读出电路模块、计数器电路模块、校准控制电路模块、外部参考电阻。读出电路中的电流镜分别在外部参考电阻和片上可调电阻电路两端产生两个电压,读出电路模块通过比较这两个电压产生高低电平信号,计数器电路模块根据比较器输出的高低电平信号调整其计数值,进而输出可变的数字控制信号,控制读出电路中的片上可调电阻电路,当读出电路中的片上可调电阻两端电压和外部参考电阻两端电压相等时,片上可调电阻调整到期望值,读出电路中的比较器输出的高低电平信号发生变化,此时计数器电路中的锁存器输出的数字控制信号调整片上可调电阻,使得片上可调电阻达到期望值,从而完成片上电阻校准。

    一种自适应宽带锁相环电路

    公开(公告)号:CN109639272B

    公开(公告)日:2023-06-09

    申请号:CN201811533513.3

    申请日:2018-12-14

    Abstract: 本发明涉及一种自适应宽带锁相环电路,包括自适应驱动器、第一电压‑电流转换器、电荷泵、环路滤波器、自适应驱动器,将锁相环输出时钟与参考时钟的相位差累积,得到粗调控制电压,并将粗调控制电压输出至第一电压‑电流转换器;第一电压‑电流转换器,将粗调控制电压转换成粗调控制电流;电荷泵,采用粗调控制电流的镜像电流作为电流源,根据输出时钟相比输入参考时钟的超前相位差信号“UP”和滞后相位差信号“DOWN”,把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出,输出压控振荡器的控制电压信号VCTRL。本发明锁相环电路拓宽了锁相环的输出频率范围,缩短了捕获时间,可应用于高速模数转换器的时钟电路和高速串行接口电路。

Patent Agency Ranking