-
公开(公告)号:CN118016592A
公开(公告)日:2024-05-10
申请号:CN202410120680.4
申请日:2024-01-29
Applicant: 北京大学
IPC: H01L21/762 , H01L21/768 , H01L21/82 , H01L27/085
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,该方法包括:对第一正面栅极结构、第一背面栅极结构、第三正面栅极结构和第三背面栅极结构进行栅极切断,以形成第一栅极切断凹槽和第二栅极切断凹槽,以及对第二背面栅极结构进行栅极切断,以形成第三栅极切断凹槽;在第一栅极切断凹槽、第二栅极切断凹槽和第三栅极切断凹槽中填充绝缘材料,以形成第一栅极切断结构、第二栅极切断结构和第三栅极切断结构;对第二栅极切断结构对应于第三背面栅极结构的部分进行光刻,以形成第四栅极切断结构和第一凹槽;在第一凹槽中填充金属材料,以形成栅极互连金属。通过本申请,可以实现半导体结构中的电学互连的灵活设计。
-
公开(公告)号:CN119156000A
公开(公告)日:2024-12-17
申请号:CN202411136012.7
申请日:2024-08-19
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备,方法包括:在衬底上形成依次堆叠的第一半导体结构、BL结构和第一有源结构,第一半导体结构的掺杂浓度与第一有源结构的掺杂浓度相同,BL结构的掺杂浓度与第一半导体结构的掺杂浓度不同;基于第一有源结构,形成第一存储器;对第一存储器进行倒片并去除衬底,以暴露第一半导体结构;在BL区域刻蚀第一半导体结构,形成第二有源结构;基于第二有源结构,形成第二存储器,第一存储器的第一源漏结构和第二存储器的第二源漏结构共用BL结构。本申请可以提高存储器的集成度。
-
公开(公告)号:CN118899259A
公开(公告)日:2024-11-05
申请号:CN202410980279.8
申请日:2024-07-22
Applicant: 北京大学
IPC: H01L21/768 , H01L23/538
Abstract: 本申请提供一种倒装晶体管的封装连接方法、倒装晶体管、器件及设备。该方法包括:在衬底上分别形成第一晶体管、第一金属互连层、第二晶体管以及第二金属互连层,第一金属互连层位于第一晶体管上,第二金属互连层位于第二晶体管上,第一晶体管与第二晶体管自对准,第一金属互连层包括第一金属线,第二金属互连层包括第二金属线;在形成第一金属互连层或第二金属互连层之后,在第一金属互连层上形成再布线RDL层,RDL层中的第三金属线的一端与第一金属线连接,第三金属线的另一端与导线结构连接;将第二金属线以及导线结构与电路板电连接。通过本申请的方法,可以实现倒装晶体管双面输入输出接口的引出。
-
公开(公告)号:CN118486686A
公开(公告)日:2024-08-13
申请号:CN202410468077.5
申请日:2024-04-18
Applicant: 北京大学
IPC: H01L25/00 , H01L25/07 , H01L29/423 , H01L23/538
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括:形成沿第一方向堆叠的第一有源结构和第二有源结构;基于第一有源结构,形成第一晶体管;第一晶体管中的第一栅极结构在第二方向上的长度值为第一值;基于第二有源结构,形成第二晶体管;第二晶体管中的第二栅极结构在第二方向上的长度值为第二值;第一值与第二值不同,第一栅极结构的正投影和第二栅极结构的正投影形成一个重合区域和至少一个非重合区域;第一栅极结构和第二栅极结构之间设置有隔离层结构;在堆叠晶体管的第一区域内形成贯穿隔离层结构的栅极直连通孔;第一区域落入任意一个非重合区域内,且与重合区域相邻;在栅极直连通孔内形成栅极直连结构。
-
公开(公告)号:CN118116932A
公开(公告)日:2024-05-31
申请号:CN202410178650.9
申请日:2024-02-09
Applicant: 北京大学
IPC: H01L27/092 , H01L27/088 , H01L23/528 , H01L21/8238 , H01L21/8234
Abstract: 本申请提供一种半导体器件及其制备方法。该半导体器件包括:沿第一方向依次堆叠的第一堆叠结构和第二堆叠结构,第一堆叠结构包括沿第二方向间隔排布的一对第一晶体管,第二堆叠结构包括沿第二方向间隔排布的一对第二晶体管,第二方向和第一方向垂直;第一介电壁和第一电源轨,位于一对第一晶体管之间;第二介电壁和第二电源轨,位于一对第二晶体管之间;其中,第一介电壁、第一电源轨、第二电源轨和第二介电壁沿第一方向依次堆叠;第一电介质层,位于第一电源轨和第一晶体管以及第一电源轨和第二电源轨之间;第二电介质层,位于第二电源轨和第二晶体管以及第一电介质层和第二电源轨之间。
-
公开(公告)号:CN117995780A
公开(公告)日:2024-05-07
申请号:CN202410146093.2
申请日:2024-02-01
Applicant: 北京大学
IPC: H01L21/8238 , H01L23/528
Abstract: 本申请提供一种半导体器件及其制备方法。该制备方法包括提供衬底,衬底包括依次堆叠的第一衬底层、绝缘层和第二衬底层;基于第一衬底层,形成逻辑电路,逻辑电路位于绝缘层靠近第一衬底层的一侧;基于第二衬底层,形成硅光电路,硅光电路位于绝缘层靠近第二衬底层的一侧;形成至少贯穿衬底的连接结构,连接结构分别连接逻辑电路和硅光电路。
-
公开(公告)号:CN117936462A
公开(公告)日:2024-04-26
申请号:CN202410177681.2
申请日:2024-02-08
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供一种堆叠叉板晶体管的制备方法、堆叠叉板晶体管及器件,该方法包括:提供一衬底;在顶部衬底的第一区域中沉积第一半导体材料,以形成相对设置的心轴结构;在心轴结构的内侧沉积第二半导体材料,以形成相对设置的侧墙结构;以心轴结构和侧墙结构为掩模,刻蚀衬底,以形成第一凹槽;在第一凹槽中沉积介质材料,以形成介质叉板结构;去除心轴结构,并以侧墙结构和介质叉板结构为掩模,依次刻蚀顶部衬底、中间牺牲层和底部衬底,以形成正面有源结构、第一中间牺牲层和背面有源结构;基于正面有源结构和背面有源结构,形成正面晶体管和背面晶体管。通过本申请,可以提高晶体管的集成密度。
-
公开(公告)号:CN116735500A
公开(公告)日:2023-09-12
申请号:CN202310730613.X
申请日:2023-06-20
Applicant: 北京大学
Abstract: 本发明公开了一种原位测量固体中电子超快动力学的全光学测量方法。本发明采用探测光产生高次谐波,泵浦光激发样品引发电子非平衡动力学,并在泵浦光光路上设置光脉冲延时线,控制泵浦光与探测光的相对延时,得到加载了热电子冷却信息的不同相对延时下的各阶次的归一化高次谐波光谱积分强度,分析得到样品的性质;高次谐波产生的整个过程在亚光学周期时间尺度内完成,并且光学频率梳能够跨越极宽能量的能量范围,具有超高时间分辨和超宽能量响应的优势;克服了现有技术对测量仪器苛刻的应用场景限制;弥补了瞬态光谱技术窄的能量可探测范围的不足;为同时满足低环境限制、高灵敏度、宽能量范围以及更经济实惠的电子超快动力学原位测量提供了工具。
-
-
-
-
-
-
-