数字电路辅助的自适应CTLE系统

    公开(公告)号:CN118214397A

    公开(公告)日:2024-06-18

    申请号:CN202410630644.2

    申请日:2024-05-21

    Abstract: 本发明提供一种数字电路辅助的自适应CTLE系统,涉及线性均衡技术领域,该系统包括依次连接的信号输入端、VGA、CTLE和输出级,还包括低频增益调节回路和均衡增益调节回路;低频增益调节回路用于获取VGA的输出信号,并将VGA的输出信号通过低通滤波器获得低频信号,根据低频信号调节VGA的增益值;均衡增益调节回路用于获取CTLE的输出信号,并将CTLE的输出信号通过高通滤波器获得高频信号,根据高频信号调节CTLE的增益值。相比直接CTLE均衡,能够提高高频信号输出信噪比,并且VGA和CTLE均可自适应调节,增益和均衡目标程度可控制,系统稳定,此外还可降低输入信号的要求,得到质量最优的输出信号。

    多核并行加解密方法、装置、计算机设备和存储介质

    公开(公告)号:CN117272352B

    公开(公告)日:2024-01-30

    申请号:CN202311553317.3

    申请日:2023-11-21

    Abstract: 本申请涉及一种多核并行加解密方法、装置、计算机设备和存储介质。所述方法包括:对待处理数据包进行准确性检测,获得检测后数据队列;根据预设分析策略对检测后数据队列进行方案筛选,确定目标加解密方案,并根据目标加解密方案获得多个待处理分组队列和数据包划分顺序;根据目标加解密方案对多个待处理分组队列进行并行处理,获得每个待处理分组队列对应的处理后分组队列;根据目标加解密方案和数据包划分顺序对处理后分组队列进行打包,获得处理后数据包,并将处理后数据包传输至出口队列。采用本方法能够降低了系统资源的调用成本,同时还使得系统内的时延始终确定,进而提高了加解密运算性能。

    一种无线传感器
    13.
    发明授权

    公开(公告)号:CN118433843B

    公开(公告)日:2024-10-25

    申请号:CN202410898692.X

    申请日:2024-07-05

    Abstract: 本发明提供了一种无线传感器;所述无线传感器中,检测模块获得并传输第一参数对应的目标模拟信号至振荡模块,第一参数用于指示当前无线传感器所处的环境;振荡模块接收目标模拟信号,并根据目标模拟信号和预设的模拟信号幅度与频率之间的对应关系,获得具有目标频率的信号;发送模块接收具有目标频率的信号,并将具有目标频率的信号转换为射频信号输出,以使接收设备根据目标频率确定第一参数的数值,相较于现有技术,本发明省去了模数转换的过程,仅利用检测模块输出的模拟信号,得到对应的具有目标频率的信号,能够降低系统功耗,减少器件成本。

    一种双向环网及其通信方法、支持双向环网的交换机

    公开(公告)号:CN118827278B

    公开(公告)日:2025-02-14

    申请号:CN202411290286.1

    申请日:2024-09-14

    Abstract: 本发明提供一种双向环网及其通信方法、支持双向环网的交换机,其中双向环网包括多个呈环形连接的节点,每个节点包括第一端口和第二端口,每个端口包括接收接口和发送接口;对于每个节点:通过所述第一端口的接收接口接收上游节点的正向数据,并依次经由第一端口的发送接口、第二端口的接收接口以及第二端口的发送接口将正向数据发送至下游节点;通过第二端口的接收接口接收下游节点的反向数据,并依次经由第二端口的发送接口、第一端口的接收接口以及所述第一端口的发送接口将反向数据发送至上游节点;从而形成双向环网的结构,可以同时沿正向和方向传递数据,避免了某个节点发生故障时会导致整个网络的瘫痪,保证了环网的可靠性和稳定性。

    基于主控备份的高速串行数据传输装置

    公开(公告)号:CN118158024B

    公开(公告)日:2024-10-11

    申请号:CN202410573644.3

    申请日:2024-05-10

    Abstract: 本申请实施例提供一种基于主控备份的高速串行数据传输装置,涉及数字信息的传输技术领域,所述装置包括:主控节点、第一选择开关、第二选择开关和第一定向耦合器;所述主控节点的第一端口与所述第一选择开关的第二端口相连,所述第一选择开关的第一端口与所述第一定向耦合器的第一端口相连,所述第一选择开关的第三端口与所述第二选择开关的第三端口相连,所述第二选择开关的第二端口与所述第一定向耦合器的第三端口相连。本申请实施例提供的基于主控备份的高速串行数据传输装置,通过设置第一选择开关和第二选择开关,可以在主控节点出现故障时,断开原来的主控节点,将第一从节点切换到原主控节点的连接位置,起到备份保障的作用。

    芯片及芯片控制方法
    17.
    发明授权

    公开(公告)号:CN117590897B

    公开(公告)日:2024-08-06

    申请号:CN202311574513.9

    申请日:2023-11-23

    Abstract: 本申请涉及一种芯片及芯片控制方法。所述芯片包括采样模块,采样模块用于接收目标芯片发送的芯片反馈时钟及输入数据,基于芯片反馈时钟确定接收时钟,基于接收时钟对所述输入数据进行采样,得到采样数据,并将采样数据发送至目标模块。其中,接收时钟和芯片反馈时钟的相位差为预设相位差,且预设相位差是根据芯片的建立时间及保持时间确定的。采用本芯片能够提高在目标芯片超频的情况下主控芯片采集数据的稳定性。

    CORDIC算法芯片
    18.
    发明授权

    公开(公告)号:CN117573069B

    公开(公告)日:2024-04-19

    申请号:CN202311571351.3

    申请日:2023-11-23

    Abstract: 本申请涉及一种CORDIC算法芯片。包括第一迭代模块及第二迭代模块,其中:第一迭代模块包括至少一个迭代单元,第一迭代模块用于接收目标向量及待旋转角度向量,根据待旋转角度向量在各目标位数上的取值,确定各目标位数对应的弧度值,并根据弧度值以及各迭代单元对应的目标弧度值,从各迭代单元中确定目标迭代单元,通过各目标迭代单元对目标向量进行旋转处理,得到中间向量,其中,目标位数的个数与待旋转角度向量的长度正相关。第二迭代模块,用于对中间向量进行旋转处理,得到目标向量的输出向量。采用本方法能够简化CORDIC算法芯片的结构。

    多核并行加解密方法、装置、计算机设备和存储介质

    公开(公告)号:CN117272352A

    公开(公告)日:2023-12-22

    申请号:CN202311553317.3

    申请日:2023-11-21

    Abstract: 本申请涉及一种多核并行加解密方法、装置、计算机设备和存储介质。所述方法包括:对待处理数据包进行准确性检测,获得检测后数据队列;根据预设分析策略对检测后数据队列进行方案筛选,确定目标加解密方案,并根据目标加解密方案获得多个待处理分组队列和数据包划分顺序;根据目标加解密方案对多个待处理分组队列进行并行处理,获得每个待处理分组队列对应的处理后分组队列;根据目标加解密方案和数据包划分顺序对处理后分组队列进行打包,获得处理后数据包,并将处理后数据包传输至出口队列。采用本方法能够降低了系统资源的调用成本,同时还使得系统内的时延始终确定,进而提高了加解密运算性能。

    自适应高速串行数据传输装置

    公开(公告)号:CN116719770A

    公开(公告)日:2023-09-08

    申请号:CN202310989605.7

    申请日:2023-08-08

    Abstract: 本申请实施例提供一种自适应高速串行数据传输装置,涉及数字信息的传输技术领域,该装置包括:串行连接的多个节点,多个节点中的每个节点包括:两两相连接的数字控制模块、收发器和放大器模块,收发器设于数字控制模块和放大器模块之间,放大器模块设于收发器和总线之间,数字控制模块用于调整放大器模块的增益;多个节点包括一个主控节点和多个自适应从节点,自适应从节点还包括定向耦合器模块,定向耦合器模块设于放大器模块和总线之间。本申请实施例在各个节点的收发器和总线之间设置放大器模块,通过数字控制模块对放大器模块的增益进行调整,来弥补信道的衰减,扩大总线不同节点信号幅度衰减的动态范围。

Patent Agency Ranking