逻辑门电路
    11.
    发明授权

    公开(公告)号:CN116017986B

    公开(公告)日:2023-08-15

    申请号:CN202310093328.1

    申请日:2023-01-17

    Abstract: 本申请涉及一种逻辑门电路,包括:上拉电阻和铁电晶体管,铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极,其中,沟道的两端分别设置有源极和漏极,主栅极和沟道之间由上至下依次设置有铁电层和界面层,沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层;上拉电阻与漏极连接。通过本申请,解决了相关技术中逻辑门电路工作能耗高的问题,降低了逻辑门电路的工作能耗。

    逻辑门电路
    12.
    发明公开

    公开(公告)号:CN116017986A

    公开(公告)日:2023-04-25

    申请号:CN202310093328.1

    申请日:2023-01-17

    Abstract: 本申请涉及一种逻辑门电路,包括:上拉电阻和铁电晶体管,铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极,其中,沟道的两端分别设置有源极和漏极,主栅极和沟道之间由上至下依次设置有铁电层和界面层,沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层;上拉电阻与漏极连接。通过本申请,解决了相关技术中逻辑门电路工作能耗高的问题,降低了逻辑门电路的工作能耗。

    一种可重构逻辑门电路及电路的控制方法

    公开(公告)号:CN115425965B

    公开(公告)日:2023-02-17

    申请号:CN202211366929.7

    申请日:2022-11-03

    Abstract: 本说明书公开了一种可重构逻辑门电路及电路的控制方法,可以通过更改第一脉冲的频率、第二脉冲的方向,以及直流电压的大小等电学操作,使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换,从而使得一个逻辑电路可以作为两种不同的逻辑电路使用,进而可以提高硬件资源的利用率,并降低了硬件设备的成本。

    一种可重构二维沟道晶体管及其制备方法

    公开(公告)号:CN117038709A

    公开(公告)日:2023-11-10

    申请号:CN202311285992.2

    申请日:2023-10-07

    Abstract: 本说明书公开了一种可重构二维沟道晶体管及其制备方法。所述可重构二维沟道晶体管包括:衬底、沟道、源极、漏极、栅极,其中,沟道位于衬底上方,源极和漏极分别位于沟道两端,栅极位于沟道上方,源极包括:源区、源极可移动离子薄膜层、源极掺杂电极、源极金属电极,漏极包括:漏区、漏极可移动离子薄膜层、漏极掺杂电极、漏极金属电极,栅极包括:栅电介质层、栅金属电极,沟道、源区、漏区由双极性层状二维半导体材料构成。

    一种类神经突触晶体管及类神经突触晶体管电路

    公开(公告)号:CN116525685A

    公开(公告)日:2023-08-01

    申请号:CN202310785302.3

    申请日:2023-06-29

    Abstract: 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路,可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态,从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态,第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本,以降低神经形态电路的成本。此外,还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路,避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。

    场效应晶体管、存算一体芯片、电路及设备

    公开(公告)号:CN114093935A

    公开(公告)日:2022-02-25

    申请号:CN202210065533.2

    申请日:2022-01-20

    Abstract: 本发明公开了一种具有逻辑特性与存储特性相互转换功能的场效应晶体管、存算一体芯片、电路及设备。其自下而上包括衬底、绝缘界面层、栅介质层、栅电极;所述衬底两边分别设有源极和漏极,所述栅介质层具有带正电荷氧空位的可移动离子。当栅电极施加有高频脉冲时,所述带正电荷氧空位处于被俘获状态,使得所述场效应晶体管具备逻辑特性而能够作为逻辑器件使用;当栅电极施加有低频脉冲时,所述带正电荷氧空位处于去俘获状态,使得所述场效应晶体管具备存储特性而能够作为存储器件使用。本发明可以实现逻辑特性与存储特性感相互转换并保持高性能器件状态稳定,这可用于存算一体的三维异质集成芯片。

Patent Agency Ranking