公开(公告)号：CN117575886A

公开(公告)日：2024-02-20

申请号：CN202410051039.X

申请日：2024-01-15

Applicant: 之江实验室

Inventor： 顾佳妮 ,  陈佳佳 ,  金成吉 ,  许嘉诚 ,  陈博闻 ,  玉虓 ,  韩根全

IPC: G06T1/20 ,  G06T7/13

Abstract: 本发明公开了一种图像边缘检测器、检测方法、电子设备、介质，其中图像边缘检测器由若干层存算一体晶体管NAND阵列堆叠而成；检测方法包括：在图像边缘检测器中预存边缘特征值；获取待匹配图像；通过SUSAN模板遍历待匹配图像，得到待匹配图像中每个像素点对应的灰度差值；将待匹配图像中每个像素点对应的灰度差值与预定义的灰度差阈值进行比较，得到待匹配图像中每个像素点对应的图像特征值；将两图像特征值为一组写入图像边缘检测器，与图像边缘检测器中预存的边缘特征值进行比较，得到待匹配图像的边缘信息。本发明方法算法简单，硬件开销低，在图像研究领域具有极大的应用潜力。

公开(公告)号：CN118519785A

公开(公告)日：2024-08-20

申请号：CN202410977571.4

申请日：2024-07-22

Applicant: 之江实验室 ,  国科大杭州高等研究院

Inventor： 覃广 ,  陈佳佳 ,  许嘉诚 ,  玉虓

IPC: G06F9/50

Abstract: 本发明公开了一种基于铁电晶体管器件的储备池计算系统，该系统利用铁电晶体管器件与二值化全连接输出层实现储备池计算系统，先通过输入层中Mask掩膜单元的掩膜操作，增加输入信号的丰富度；再利用储备池层中铁电晶体管器件的非线性特性对掩码处理后的信号进行非线性处理，将数据映射到高维，采样铁电晶体管器件输出的漏极电流训练二值化全连接输出层，获取所属储备池层的输出权重参数，测试阶段将铁电晶体管的输出漏极电流与权重参数进行乘积并给出预测结果。本发明能够实现对健康和异常心电信号的识别，其识别准确率可达99.2%，大幅度减少输出层的权重参数的数量；仅需一层输出层，且权重参数全部二值化，有效降低了存储资源的消耗。

公开(公告)号：CN117575886B

公开(公告)日：2024-04-05

申请号：CN202410051039.X

申请日：2024-01-15

Applicant: 之江实验室

Inventor： 顾佳妮 ,  陈佳佳 ,  金成吉 ,  许嘉诚 ,  陈博闻 ,  玉虓 ,  韩根全

IPC: G06T1/20 ,  G06T7/13

Abstract: 本发明公开了一种图像边缘检测器、检测方法、电子设备、介质，其中图像边缘检测器由若干层存算一体晶体管NAND阵列堆叠而成；检测方法包括：在图像边缘检测器中预存边缘特征值；获取待匹配图像；通过SUSAN模板遍历待匹配图像，得到待匹配图像中每个像素点对应的灰度差值；将待匹配图像中每个像素点对应的灰度差值与预定义的灰度差阈值进行比较，得到待匹配图像中每个像素点对应的图像特征值；将两图像特征值为一组写入图像边缘检测器，与图像边缘检测器中预存的边缘特征值进行比较，得到待匹配图像的边缘信息。本发明方法算法简单，硬件开销低，在图像研究领域具有极大的应用潜力。

公开(公告)号：CN118519785B

公开(公告)日：2024-10-15

申请号：CN202410977571.4

申请日：2024-07-22

Applicant: 之江实验室 ,  国科大杭州高等研究院

Inventor： 覃广 ,  陈佳佳 ,  许嘉诚 ,  玉虓

IPC: G06F9/50

Abstract: 本发明公开了一种基于铁电晶体管器件的储备池计算系统，该系统利用铁电晶体管器件与二值化全连接输出层实现储备池计算系统，先通过输入层中Mask掩膜单元的掩膜操作，增加输入信号的丰富度；再利用储备池层中铁电晶体管器件的非线性特性对掩码处理后的信号进行非线性处理，将数据映射到高维，采样铁电晶体管器件输出的漏极电流训练二值化全连接输出层，获取所属储备池层的输出权重参数，测试阶段将铁电晶体管的输出漏极电流与权重参数进行乘积并给出预测结果。本发明能够实现对健康和异常心电信号的识别，其识别准确率可达99.2%，大幅度减少输出层的权重参数的数量；仅需一层输出层，且权重参数全部二值化，有效降低了存储资源的消耗。

公开(公告)号：CN116017986B

公开(公告)日：2023-08-15

申请号：CN202310093328.1

申请日：2023-01-17

Applicant: 之江实验室

Inventor： 许嘉诚 ,  金成吉 ,  顾佳妮 ,  陈冰 ,  刘欢 ,  玉虓 ,  韩根全

IPC: H10B51/30 ,  H03K19/20 ,  H10B51/00

Abstract: 本申请涉及一种逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。

公开(公告)号：CN116017986A

公开(公告)日：2023-04-25

申请号：CN202310093328.1

申请日：2023-01-17

Applicant: 之江实验室

Inventor： 许嘉诚 ,  金成吉 ,  顾佳妮 ,  陈冰 ,  刘欢 ,  玉虓 ,  韩根全

IPC: H10B51/30 ,  H03K19/20 ,  H10B51/00

Abstract: 本申请涉及一种逻辑门电路，包括：上拉电阻和铁电晶体管，铁电晶体管内部由上至下依次设置有主栅极、沟道和背栅极，其中，沟道的两端分别设置有源极和漏极，主栅极和沟道之间由上至下依次设置有铁电层和界面层，沟道和背栅极之间由上至下依次设置有阻绝氧化层、电荷俘获层和隧穿氧化层；上拉电阻与漏极连接。通过本申请，解决了相关技术中逻辑门电路工作能耗高的问题，降低了逻辑门电路的工作能耗。